集成电路实训-基准解读.pptVIP

CMOS模拟集成电路实训之电压基准的设计 东南大学集成电路学院 IC实验室 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 实训 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 内 容 带隙电压基准的基本原理 常用带隙电压基准结构 PTAT带隙电压基准 运放输出电压基准 PTAT带隙电压基准的设计 优化温度特性 用交流分析仿真PSRR 查看交流仿真的结果 运放输出的带隙电压基准的仿真结果 PSRR仿真结果77.89dB 作业： 优化温度特性 采用变量分析“Parametric”方法 方案：固定R0值的大小，扫描R1 方法：在电路图中设置R1的阻值为变量“res” ADE窗口中，选择“Variables”→“Edit” 设置扫描变量 ADE窗口中，点击“Tools”→“Paremetric Analysis” 在Paremetric Analysis窗口中，选择“Set up”→“Pick Name For Vareable” →“Sweep 1...” 在Paremetric Analysis Pick Sweep 1窗口中选择“res”作为变量 设置扫描范围 设置“Sweep1”扫描范围为50k~60kΩ “Total Steps”为“5” 选择窗口中的“Analysis”→“Start”，开始变量扫描 变量扫描结果分析 当R1电阻为50kΩ时，温度系数为负 当R1电阻为60kΩ时，温度系数为正 缩小扫描范围，再次仿真 res扫描范围设置为52k~56kΩ,再次扫描 当R1=55kΩ时，温度特性最好 缩小扫描范围，再次仿真，使在27 ℃时有零温度系数 res扫描范围设置为52k~56kΩ,再次扫描10个点 当R1=55kΩ时，温度特性最好，将图放大，找到27 ℃时的零温度系数时的电阻值。 当R1=55kΩ时，温度特性最好，将图放大，找到27 ℃时零温度系数的电阻值 利用“Calculator”分析温度特性 在仿真结果图中点击“Tools”→“calculator” 缓存buffer 堆栈stack 函数 功能 y**x stackbuffer + stack+buffer - stack-buffer * stack*buffer / stack/buffer 温漂系数计算 计算公式： 列表显示温度系数 点击制表按钮 ，在“Display Results”中选择Value，点击“OK”，显示计算结果 当R2=54.89kΩ时，温漂系数最小，PPM=8.452ppm/℃ 绘图显示温度系数 点击制图按钮 ，绘图显示温漂系数随R2电阻变化情况，R2=54.89kΩ时出现最小值 仿真优化结果 最终调节得到R1=55.4k时，在25 ℃左右输出电压的温度系数为0。 温度系数为0。 PSRR=30.39dB 运放输出的带隙电压基准 * 带隙电压基准的基本原理 带隙电压基准的基本原理： 基准电压表达式 ： V+,V-的产生原理 利用了双极型晶体管的两个特性： ·基极-发射极电压（VBE）电压与绝对温度成反比 ·在不同的集电极电流下，两个双极型晶体管的基极-发射极电压的差值（ΔVBE）与绝对温度成正比 双极型晶体管构成了带隙电压基准的核心 负温度系数电压 ·双极型晶体管，其集电极电流（IC）与基极-发射极电压（VBE）关系为 其中， 。利用此公式推导得出VBE电压的温度系数为 其中， ， 是硅的带隙能量。当 ， 时， 。 ·这个温度系数本身就与温度有关 正温度系数电压 ·如果两个同样的晶体管（IS1= IS2= IS，IS为双极型晶体管饱和电流）偏置的集电极电流分别