现代计算机组成原理实验讲义.doc

现代计算机组成原理实验讲义 杭州康芯电子有限公司 目 录 前 言 1 实验一 QuartusII EDA工具与VHDL基础实验 4 1-1. 应用QuartusII完成基本组合电路设计 4 1-2. 应用QuartusII完成基本时序电路的设计 5 1-3. 设计含异步清0和同步时钟使能的加法计数器 6 1-4. 7段数码显示译码器设计 7 1-5. 8位数码扫描显示电路设计 8 1-6. 数控分频器的设计 9 1-7. 32位并进/并出移位寄存器设计 10 1-8. 在QuartusII中用原理图输入法设计8位全加器 10 1-9. 在QuartusII中用原理图输入法设计较复杂数字系统 11 1-10. 用QuartusII设计正弦信号发生器 11 1-11. 8位16进制频率计设计 13 1-12. 序列检测器设计 16 1-13. VHDL状态机A/D采样控制电路实现 17 实验二 运算器组成实验 19 1．算术逻辑运算实验 19 2．带进位算术运算实验 22 3. 移位运算器实验 23 实验三 存储器实验 24 1、FPGA中LPM_ROM定制与读出实验 24 2．FPGA中LPM_RAM读写实验 26 3．FIFO定制与读/写实验 27 4．FPGA与外部16位RAM接口实验 28 实验四 微控制器实验 30 1 节拍脉冲发生器时序电路实验 30 2. 程序计数器PC与地址寄存器AR实验 32 3.微控制器组成实验 34 实验五 总线控制实验 36 实验六 基本模型机设计与实现 39 实验七 带移位运算的模型机设计与实现 47 实验八 复杂模型机的设计与实现 52 实验九．较复杂CPU设计示例 56 实验十．16位精简指令CPU设计实验 58 实验十一 32位Nios CPU嵌入式系统软硬件设计实验 67 1 Nios软硬件开发流程 67 3 SOPC整体系统生成 73 4 Nios硬件系统生成 74 实验十二 32位Nios CPU测控系统串口接收程序设计 77 实验十三 GSM短信模块程序设计 77 实验十四 基于32位Nios CPU 的秒表程序设计 78 实验十五 Nios Avalon Slave总线外设（PWM模块）设计 81 实验十六 Nios Avalon Slave总线外设（数码管动态扫描显示模块）设计 81 实验十七 基于Nios的VGA显示终端设计 81 实验十八 DMA应用和俄罗斯方块游戏设计 82 实验十九 为Nios嵌入式系统增加算法加速协处理模块控制指令 82 实验二十. 计算机体系结构实验 82 实验二十一. 89K51单片机核应用系统软硬件设计实验 82 附录：GW48 EDA/SOPC主系统使用说明 82 前 言 随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，现场可编程(FPGA)技术含量正以惊人的速度上升。电子类的新技术项目的开发也更多地依赖于FPGA技术的应用，特别是随着VHDL等硬件描述语言综合工具功能和性能的提高，计算机中许多重要的元件，包括CPU都用硬件描述语言来设计和表达，许多CPU（如8051单片机、8086等），硬核嵌入式系统（如ARM、Excalibue系列FPGA）、软核嵌入式系统（如Nios），微机CPU，乃至整个计算机系统都用FPGA来实现，即所谓的单片系统：SOC和SOPC（System On a Chip、System On a Programmerble Chip ）。计算机和CPU的设计技术及其现方法进入了一个全新的时代！不但如此，传统的CPU结构模式，纽曼结构和哈佛结构正在受到巨大的挑战。 例如，美国赢通系统公司（Wincom Systems）推出一款令人惊叹的服务器，其核心部分由FPGA完成的超强功能CPU。该系统工作能力超过50台戴尔或IBM计算机，或Sun Microsytems公司的服务器。该服务器的处理速度要比传统服务器快50到300倍。我们知道，传统的个人电脑及服务器通常采用英特尔的奔腾处理器或SUN公司的SPARC芯片作为中央处理单元，而赢通的这一产品却没有采用微处理器，而是由FPGA芯片驱动。FPGA芯片的运行速度比奔腾处理器慢，但可并行处理多项任务，而微处理器一次仅能处理一项任务。因此，赢通公司的服务器只需配置几个价格仅为2000多美元的FPGA芯片，便可击败SUN公司的服务器或采用英特尔处理器的电脑。 50多年前，匈牙利数学家纽曼（John von Neumann）提出了电脑的设计构想：通过中央处理器从存储器中存取数据，并逐一处理各项任务。现在，通过采用FPGA，SOPC及顺序与并行方式相结合的软核嵌入式系