复杂可编程逻辑器件和其在数字交换机中的应用.docVIP

复杂可编程逻辑器件及其在数字交换机中的应用 摘 要 复杂可编程逻辑器件（cpld）是一种半定制逻辑电路。这种电路使得人们在实验室里就可以设计出大规模专用集成电路（asic）。本文将针对amd公司的mach系列cpld的结构特点进行分析，并介绍其在专用数字交换机中，设计△m调制方式下的关键芯片。 关键词 cpld 数字交换机 △m调制 中图分类号：tp211 文献标识码：a complex programmable logic devices and its application in digital switches wang jia[1], tang zhiling[2] ([1] jiangxi lianchuang tongxin co, ltd, nanchang, jiangxi 330096; [2] chongqing technology and business institute, chongqing 400052) abstract complex programmable logic device (cpld) is a semi-custom logic circuits. this circuit makes it in the lab can design a large-scale application specific integrated circuit (asics). the article will focus on the structural characteristics of amd’s mach series cplds, and describes its dedicated digital switch, the key chip design △ m modulation mode. key words cpld; digital switches; △ m modulation 0 前言 复杂可编程逻辑器件（cpld）是设计最新一代数字系统的逻辑器件。cpld实际上是一种“与—或”两级结构器件。其最终逻辑结构和功能由用户编程决定，兼有标准逻辑器件和半定制逻辑器件的优点。它具有可现场编程的特点，提供了几乎立即的可定制性，自cpld器件问世以来，它经历了四个发展阶段，工艺采用cmos、ttl、ecl技术，器件结构类型有prom、eprom、eeprom、pal、gal、lca、pwl等。cpld器件所追求的目标是向着更高速、更高密度、更强功能、更灵活的方向发展。而cpld正是这种发展的最新成果。 1 cpld的结构特点 amd公司生产的mach（macro array cmos high—density）器件是一种常用的cpld，目前有mach1、2、3、4和5个系列，其规模从32—512个宏单元，延时tpd 从20ns—50ns，封装为44—352个引脚。mach 器件具有连续式的内部连线结构，可以预知内部逻辑的定时关系，容易清除竞争险象，便于设计使用。mach器件采用cmos电可擦除工艺制造，有两种编程方法：一种需要在编程器上对器件编程；另一种可在系统编程（isp—in system programmability）。后者可以通过下载电缆对装在印制板上的器件进行编程，省去了编程器。且引脚可以通过下载电缆对装在印制板上的器件进行编程，提高了工作的性能和可靠性。 1.1 mach 器件的一般结构 它们由多个pal（可编程逻辑阵列）块和一个可编程开关矩阵造成，每个pal块内又含有多个宏单元。开关矩阵在各pal块之间，以及pal块和输入之间提供互连网络，开关矩阵接收来自所有专用输入和输出给开关矩阵的信号，并将其连接到所要求的pal块，对于返回到同一个pal 块本身的反馈信号也必须经过开关矩阵。正是这种互连机制保证了mach器件中个pal之间的相互通讯都具有一致的、可预测的延时。结构图如图1。 图1 mach器件结构图 pal块可以视为芯片内独立的pal器件。只有通过开关矩阵，各pal块之间才能通讯。每个pal块有乘积项阵列、逻辑分配器、宏单元和i/o单元组成。每四个输入乘积项组成一个乘积项族（product term cluster），逻辑分配器将它们分给适当的宏单元，以使乘积项有较高的利用率。 输出宏单元可配置为组合型和寄存器型输出，宏单元的输出送至i/o单元，并可经内部反馈送回到开关矩阵。宏单元的寄存器可以通过编程成为d、t、jk或rs触发器，还可以被设定为具有输入输出时延的流水锁存器或完全导流的纯连接逻辑，每个寄存器都支持非同步预置和清除，可以由同步系统时钟或来自逻辑阵列的独立时钟进行工作。 i/