ARRAY制程TFT等效电路分析报告.ppt

Array 制程 TFT等效电路 1 PEP : Gate电极与Cs(common)线 2 PEP : a - Si 岛 (Island) 3 PEP : 源/漏 (S/D) 电极 4 PEP : 钝化保护层 P-SiNx 5 PEP : 象素电极 ITO 1PEP俯视图 1 PEP 剖面图 等效电路 2 PEP : a-si 岛 (Island)（TFT的主要工作层）（起到“开关”的作用） 2PEP俯视图 2 PEP 剖面图 等效电路 3 PEP : 源/漏(S/D)电  极(Source/Drain) （S线） 3PEP俯视图 3 PEP剖面图 等效电路 4 PEP : 钝化保护层 P-SiNx（绝缘层） 4PEP俯视图 4 PEP剖面图 4PEP 等效电路 5 PEP : 象素电极 ITO 5PEP俯视图 5 PEP剖面图 等效电路 CF中的Power是如何给的 1PEP 2PEP 3PEP 4PEP 5PEP 金属膜材料 : 氧化铟和氧化锡的混合 物(In2O3、SnO2) 成膜方式 : 溅射 刻蚀方式 : 湿蚀刻 象素电极ITO，与CF形成液晶电容，分布在每个Pixel的方格子中间。 象素电极（ITO层） Cs 象素电极(ITO) 象素电极 液晶 共通电极 CF ITO Array制作的ITO（象素电极）与Cell采购的CF（共通电极）之间形成液晶电容。那么，CF的Power是如何形成的呢？ 框胶 CF层 Common线 在Cell厂内，有一个步骤为ODF，即为贴框胶。在框胶内，加入了导电晶球（类似于ACF），当CF Bonding上去时，导电晶球被压破，使CF和Common线导通。因此CF中的Power是由Common线提供的。 通过导电晶球压破，使 CF和Common线导通 CF与Common线中 竖直方向的线导通 ITO 此处充液晶， 形成液晶电容 Array 5PEP 完整制作过程模拟 成膜 ?剥离 ?涂光刻胶 ?刻蚀 ?曝光 ?显影 成膜 ?剥离 ?涂光刻胶 ?刻蚀 ?曝光 ?显影 IVO Confidential IVO Confidential IVO Info Vision IVO Confidential IVO Confidential Prepared by: update: 2012 ／11／28 Array制程、TFT等效电路介绍 素玻璃 上光阻 成膜 显影 蚀刻 曝光 基板测试 送至Cell厂 OK NG 进行维修 重复五次（五层膜） 剥膜 统称黄光 TFT各层名称 玻璃基板(Glass) Gate 电极 GI - SINx GIN - SINx GIN – a-Si GIN – N+a-Si S 电极 D 电极 ITO电极 P-SINx 第二层 第一层 第三层 第三层 第四层 第五层 Photo Resist Thin Film Glass 工艺流程 曝光 Light Photo Mask 剥膜 Thin Film Glass 成膜 Photo Resist 显影 蚀刻 G(栅电极或闸极) Gate = G(栅电极或闸极) Gate S(源电极) Source Clc Gate线（栅线/闸线/扫描线） Data线(信号线/数据线) S(源电极) Source 有源层 a - Si D(漏电极) Drain Cs D(漏电极) Drain 扫描线控制TFT的栅极，来决定TFT 是否选通，源信号线连接TFT的源极 对液晶电容进行充电。当加在G极和 S极的电压Vgs大于阀值电压Vth时， 源极和漏极导通，液晶电容充电， 达到显示效果；当Vgs小于阀值电 压Vth的时候，TFT开关断开，液晶 电容保持充电电压到下一扫描周期。 液晶电容 储存电容 Array 5PEP 制程简述 1 PEP : Gate 电极与Cs (Common) 线（即G线和Com线） 后续所有剖面图 是从此处剖开 Gate线 Common线 玻璃基板 1.金属膜材料: AL-Nd/Mo 2.成膜方式 : 溅射(PVD) 3.刻蚀方式: 湿蚀刻 4.作用：扫描电极，控制“开关”的导通或断开。 Gate线 PVD：物理气象沉积，即非化学反应成膜。 Gate线 Common线 1PEP剖面图（2） G(栅电极或闸极) Gate电极 扫描线 Cs G线，对应剖面图中如下位置： Common线，对应剖面图中如下位置： 1、非金属膜 : 栅绝缘膜SiNx ; 半导体 层a-Si ; 欧姆接触层N+ a-Si 2、成膜方式 : 等离子 CVD（PECVD） 3、刻蚀方式: 干蚀刻 4 、作用：TF