主存储器.资料.ppt

* * * * * * 数据线的连接：若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0～D7可以和系统数据总线D0～D7或D8～D15直接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。 地址线的连接：将用以“字选”的低位地址总线直接与存贮芯片的地址引脚相连，将用以“片选”的高位地址总线送入译码器。 CPU总线的负载能力 在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载。 * * * * 教材上 * * * * * * 1．位扩展 　　位扩展是指增加存储字长。位扩展可利用芯片地址并联的方式实现，即将各芯片的数据线分别接到数据总线的各位，而各芯片的地址线、读/写信号线和片选信号线对应地并联在一起。 2．字扩展 　　字扩展是指增加存储器字的数量，字扩展可利用芯片地址串联的方式实现。 3．字和位扩展 　　字和位扩展是字扩展和位扩展的组合。 * * * * 5.4.4 存储器的寻址方法 5.4 主存储器系统设计 1KB ROM 1KB RAM 1KB RAM CPU CE CE CE D0-D7 D0-D7 D0-D7 D0-D7 A0-A9 A10 A11 A12 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 × × × 1 1 0 0 0 0 0 0 0 0 0 0 0 × × × 1 1 0 1 1 1 1 1 1 1 1 1 1 芯片1的基本存储地址为：1800H-1BFFH 1 1 0 0 芯片2的基本存储地址为：1400H-17FFH 1 1 0 0 芯片3的基本存储地址为：0C00H-0FFFH 线选法 * * 5.4.4 存储器的寻址方法 部分译码法 连线方法 除片内寻址外的高位地址的一部分来译码产生片选信号。 特点 简单 地址重叠，图中每个地址有2（19~15）= 25个重叠地址。 地址有可能不连续： P232 例5-2 不连续的原因：没有使用片内寻址线相邻的高位地址线 5.4 主存储器系统设计 * * 5.4.4 存储器的寻址方法 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 × × × × × 0 0 0 0 0 0 0 0 0 0 0 × × × × × 0 1 1 1 1 1 1 1 1 1 1 5.4 主存储器系统设计 A10为0，芯片1有效，基本存储地址为：0000H-03FFH 部分译码法 1KB ROM 1KB RAM CPU CE CE D0-D7 D0-D7 D0-D7 A0-A9 A10 A11 A12 译码器 A11 A10 × 1 × 1 A10为1，芯片2有效，基本存储地址为：0400H-07FFH A11 A10 0 × 0 × A11 A10 1 × 1 × A10为片选信号 A11为片选信号 A11为0，芯片1有效，基本存储地址为：0000H-03FFH A11为1，芯片2有效，基本存储地址为：0800H-0BFFH 地址连续 地址不连续 * * 5.4.4 存储器的寻址方法 全译码法 连线方法 片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。 优点： 地址唯一 地址连续 便于扩展 5.4 主存储器系统设计 * * 5.4.4 存储器的寻址方法 74LS138译码器 2、74LS138原理图 1、74LS138引脚图 引脚功能 （1）片选信号：G1?G2A?G2B 同时有效 （2）将CBA译码后，使Y0到Y7有效 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C G2A G2B G1 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A 5.4 主存储器系统设计 * * 5.4.4 存储器的寻址方法 74LS138译码器真值表 输 入 输 出 选 择 使 能 C B A G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 0 1 1 1 1 1 0 1 1