2014数字电子技术课程设计分析报告.ppt

数字时钟设计 班级：12电气工程及其自动化一班姓名：解小东 学号目 录 1．设计的任务与要求 2. 系统总体设计单元电路的设计和元器件的选择 2.1数字钟的系统设计 2.2晶体振荡器电路 2.3分频器 2.4计数电路 2.5 译码，驱动及显示电路 2.6校时电路 2.7整点前5秒报时电路的设计 2.8数字时钟电路 2.9主要元器件选择 3.系统电路总图及原理 4.经验体会 5．参考文献 1. 设计的任务与要求 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 1.1设计指标 and1.2 设计要求 1. 完整的显示时、分、秒；24时制，采用6个LED共阳数码管显示； 2. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前5秒进行发出“叮”音响信号报时； 5. 标准秒脉冲采用1M晶振分频获得。 1. 画出电路原理图（或仿真电路图）； 2. 元器件及参数选择； 3. 编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 2. 系统总体设计及单元电路的设计和元器件的选择2.1数字钟的系统设计 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 图1数字时钟原理框图 2.2 晶体振荡器电路 石英晶体振荡器电路是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。石英晶体振荡器的特点是频率准确，电路结构简单，频率易调整。不管是指针式的电子钟还是数字显示的电子钟都使用了石英晶体振荡器。如图，电路将石英晶体与对称多谐振荡器的耦合电阻串联起来构成石英晶体振荡器电路。 2.3分频器 由于产生的脉冲信号并不是我们需要的1Hz信号，所以要经过分频电路将脉冲信号分成1Hz的信号，设计如下电路图3.由电路可知，石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路，并且一个CD4518可以组成两个十分频电路即：CD4518的引脚2与引脚6组成一个十分频电路，而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz,输入引脚6接入同一块CD4518的引脚10经过第二次分频，频率变为10KHz，输出引脚14接入第二块CD4518的输入引脚2在经过一次分频，频率变为1KHz。这样经过六次分频最后可得到1Hz的频率。 图3 2.4 计数电路 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数还可以用来完成其它特定的逻辑功能。数字时钟的计数电路需要用两个60进制计数器分别作择“分”和“秒”的计数，还需要一个24进制计数器作“小时”的计数来实现功能。 其中，采用74LS390构成60进制计数器以及24进制计数器，如图4 ，5所示 图4 60进制计数器 图5 24进制计数器 2.5译码，驱动及显示电路 从数字时钟计数器输出的信号为8421BCD代码，需要经译码变成七段字形代码，用七段数码管显示出来。七段数码管分为共阴和共阳两种，此处选用共阳数码管，相应的译码器采用74LS74。由于采用静态方式显示，每个数码管必须有一个对应的译码器将8421BCD代码译成七段十进制字形显示信号。1位译码器显示电路的原理图如下图所示： 图6 2.6 校时电路 校时电路的作用是当数字时钟接通电源或者出现误差时，校正时间，校时是数字时钟应有的基本功能。一般电子表都具有时、分、秒等校时功能。校时又“快校时”“慢校时”两种，快校时是通过开关控制，使计数器对1Ｈｚ校时脉冲计数。“慢校时”使用手动产生单脉冲做校时脉冲。如图所示：