第4章 组合逻辑电路讲解.ppt

4.1.1 组合逻辑电路的分析方法 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。 表3-2 例3-3真值表 4.2 编码器 利用无关项化简，得： 实例：74HC148 选通信号 附加输出信号 4.3.1 二进制译码器 4.3.2 二-十进制译码器 4.3.3 显示译码器 以双四选一数据选择器为例。 (2)四选一数据选择器的功能表 4.4.2 八选一数据选择器74LS151 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 4.4.3 应用举例  4.5 　加法器 4.5.3　多位加法器 4.7.1 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。 三、修改逻辑设计 例： （3）分析整个电路的逻辑功能 电路可以实现一位十进制数的加法运算，并由数码管显示相加的结果。当相加的结果大于9（即二进制1001）时，数码管不显示，处于灭灯状态。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 例 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为 根据八选一数据选择器的功能，令 具体电路见图： D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S’＝0 仿真 例　试用八选一电路实现三变量多数表决电路。 表3-11 例3-6的真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 解：假设三变量为A、B、C，表决结果为F，则真值表如表3-11所示。 　　 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S’＝0 F＝Y 　　则可实现三变量多数表决电路，具体电路图请读者自行画出。 则 　　思考： 　　若用8选1实现4变量的函数， 　　或者用4选1实现3变量的函数， 　　即地址输入端的个数比变量个数小1， 　　如何实现？如： A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 输 入 输 出 S A1 A0 Y 0 × × 0 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 CO S B A 输 出 输 入 　　算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍实现加法运算的逻辑电路。 4.5.1 半加器　　 全加器 的真值表 S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B CI 　　 　　全加器能把本位两个加数A 、 B 和来自低位的进位CI三者相加，得到求和结果S 和该位的进位信号CO 。 4.5.2 全加器　 S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B CI 由真值表写最小项之和式，再稍加变换得： 　　　 全加器 （a）电路图 （b）逻辑符号 由表达式得逻辑图： 仿真 全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。 串行进位加法器 优点：简单。 缺点：速度慢。 和 进位 CI是低位的进位，