8位乘法器的设计 毕业设计论文.doc

本科生毕业论文（设计） 8位乘法器的设计 姓 名： 指导教师： 院 系： 信息工程学院 专 业： 计算机科学与技术 提交日期： 2010/4/30 目 录 中文摘要………………………………………………………………………………2 外文摘要………………………………………………………………………………3 1.绪论………………………………………………………………………………4 1.1概述……………………………………………………………………………4 1.2 VHDL和MAX+PIUS简介………………………………………………………5 1.3 实验平台……………………………………………………………………6 2．乘法器初步设计…………………………………………………………………7 2.1 设计思想……………………………………………………………………7 2.2乘法器原理……………………………………………………………………7 2.3乘法器设计流程……………………………………………………………8 3. 乘法器具体设计………………………………………………………………9 3.1右移寄存器的设计…………………………………………………………9 3.2 加法器模块的设计………………………………………………………10 3.2.1 4位加法器的设计…………………………………………………10 3.2.2 8位加法器的设计…………………………………………………11 3.3 乘1模块设计………………………………………………………………13 3.4锁存器模块设计……………………………………………………………14 4. 乘法器仿真……………………………………………………………………17 4.1 8位加法器仿真…………………………………………………………17 4.2 乘1模块仿真……………………………………………………………17 4.3 锁存器模块仿真…………………………………………………………18 4.4 8位乘法器仿真 …………………………………………………………18 结束语……………………………………………………………………………19 参考文献………………………………………………………………………… 20 致谢…………………………………………………………………………………21 8位乘法器的设计 摘 要：在微处理器芯片中，乘法器是进行数字信号处理的核心，同时也是微处理器中进行数据处理的关键部件）8-bit multiplier design Abstract:In the microprocessor chip, the multiplier is a digital signal processing core microprocessor is also a key component of data processing, it is already an essential part of the modern computer. This article is on how to use standard hardware description language (VHDL) to complete eight multipliers, as well as how to make the process of a binary bit multiplication operation. The multiplier is composed of eight adder to timing approach in designing eight multiplier, achieved by adding the multiplication-by-shift function, and in MAX + Plus II software tools for simulation, emulation and be displayed. Keywords: multiplier; standard hardware description language (VHDL); shift sum; MAX + Plus II 1.绪论 1.1概述 本课题的设计来源是基于标准硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language,VHDL）MAX + Plus II(Mult