数电09(锁存器)摘要.pptVIP

概述 作业 P238 5.2.5 5.2.6 5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 P* * 必须含有存储电路，具有记忆功能，以记录以前的状态。 1、组合逻辑电路： 电路某一时刻的输出状态，只取决于同一时刻输入状态的组合，而与电路原来的状态无关。 2、时序逻辑电路: 基本单元电路——锁存器和触发器。 一、数字电路的分类: 电路某一时刻的输出状态，不仅取决于同一时刻输入状态的组合，而且和电路原来的状态有关。 P* * 二、锁存器和触发器的功能 1、表示功能：具有两个稳定状态（稳态），用以表示逻 辑0和逻辑1； 2、可控功能：能够通过输入信号置0或置1； 3、记忆功能：没有置0或置1信号时，输出状态保持不变。 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 三、锁存器和触发器的不同点 P* * 5.1 双稳态存储单元电路 5.1.1 双稳态的概念 5.1.2 双稳态存储单元电路 P* * 物理模型：小球和峰形物 小球可以稳定的位置：稳态 另一概念：介稳态 1、 电路结构 最基本的双稳态电路 交叉耦合 2、数字逻辑分析 如果 Q = 1 如果 Q = 0 两个非门首尾相接，形成逻辑锁定。（自锁） 电路自行保持：Q = 0, Q = 1的状态 ——第一种稳态。 电路自行保持：Q = 1, Q = 0的状态 ——第二种稳态。 分别定义为电路的0态和1态 0态 1态 没有控制信号输入端， 输出状态不可控。 算不算锁存器？ 3、模拟特性分析（略） 稳态中： Q和Q总是逻辑互补的。 电路中只存在这两种稳态，——双稳态电路。 P* * 5.2.1 SR 锁存器 5.2 锁存器 同触发器一样：具有表示、可控、记忆功能； 可长期存储一位二进制码。 不同：对逻辑电平敏感。 1、工作原理 增加了控制信号输入端 一、基本SR锁存器 P* * 当S=R=0时：形同非门构成的双稳态电路；自锁，输出保持不变。 当S=0，R=1时：无论原来锁存器处于什么状态，此时都将变为0态。 当S=1，R=0时：无论原来锁存器处于什么状态，此时都将变为1态。 当S=R=1时：无论原来锁存器处于什么状态，此时都将:Q=Q=0。既非0态，也非1态，称为不确定状态。 此时，如果SR同时变为0，则后续状态无法预知。 S:置1端；R:置0端 均为高电平有效 真值表 S R Q Q 锁存器状态 0 0 不变 不变 保持 0 1 0 1 置0 1 0 1 0 置1 1 1 0 0 不定 P* * 2、逻辑符号 S R S R Q Q 3、原理电路 NMOS电路 P* * 高电平有效 4、工作波形 举例 根据基本SR锁存器的输入端波形，画出输出端波形 R Q S Q A B C P* * 工作时，S、R端一般处于无效状态，锁存器保持。当需要置0置1时，给出相应的有效电平脉冲即可。 2）功能表 1 1 0 0 1 0 1 0 0 1 0 1 不变 1 1 不变 Q 5、用与非门构成的基本SR锁存器 3）逻辑符号 1）电路图 P* * 约束条件: S +R = 1 亦即： 低电平有效 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 6、基本SR锁存器的实际应用 P* * 二、逻辑门控SR锁存器 1、电路结构 2、逻辑符号 简单SR锁存器 使能信号控制门电路 P* * 3、工作原理 S=0，R=0：保持 S=1，R=0：Q=1 S=0，R=1：Q=0 S=1，R=1：不确定态 E=1： E=0： 状态发生变化。 状态不变 Q3 = S Q4 = R P* * 4、例：根据输入，画出输出波形 P* * 5.2.2 D锁存器 一、逻辑门控D锁存器 1、电路结构 3、工作原理 2、功能表 S =0 R=1 D=0 Q = 0 D=1 Q = 1 E=0 不变 E=1 S =1 R=0 置1 0 1 1 1 置0 1 0 0 1 保持 不变 不变 × 0 功能 Q D E Q P* * 4、逻辑符号 二、传输门控D锁存器 1、电路结构 复习传输门 2、工作原理 E=