数电11(编码器)摘要.pptVIP

此为键盘输入8421BCD码编码器。 CD4532功能表 作业 * 4 组合逻辑电路 4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路 4.4 若干典型的组合逻辑集成电路 4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术运算电路 一、编码器 (Encoder)的概念与分类 编码：用二进制代码表示具体信息的过程称为编码。 如：8421BCD码中，用1000表示数字8 如：ASCII码中，用1000001表示字母A等 编码器：具有编码功能的逻辑电路。 能够按照既定的编码规则自动将输入端的信息表示为二进制码输出的电路称为编码器。 4.4.1 编码器 数字系统可以处理现实中的各种信息，但这些信息必须先被表示为二进制码，才能被数字系统接受并识别。 (1)二进制编码器的结构框图 1）普通二进制编码器 1、编码器的工作原理 I 0 I 1 Y n - 1 Y 0 Y 1 1 n 2 - I 二进制 编码器 2 n 个 输入 n 位二进 制码输出 n位二进制码最多有2n个不同组合，亦即2n个二进制码，从而最多可以代表2n个信息。所以编码器如果有n个输出端，则有2n个输入端。 (2) 4线─2线普通二进制编码器实例 (设计) （a）逻辑框图 4输入 二进制码输出 I0~I3：代表4个信息，设高电平有效 任意一个时刻，如果某一个输入端Ii变为高电平，即Ii发出编码请求，输出端Y1Y0将按照编码规则，将Ii所对应的2位二进制码输出。 Y1~Y0：代表2位二进制码，其4种不同的变量组合即为4种代码，按照既定的编码规则，分别代表输入端的4个信息。 有效意味着发出编码请求 常用编码规则：I0、I1、I2、I3对应00，01，10，11 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 （b）逻辑功能表 编码器的输入为高电平有效。 1 1 0 1 1 0 0 0 (2) 4线─2线普通二进制编码器实例 (设计) 为正常工作，普通编码器任一时刻输入端只能有一个发出编码请求 （c）逻辑电路图 当所有的输入都为1时， Y1Y0 = ？ Y1Y0 = 00 无法输出有效编码。 结论：普通编码器不能有两个以上的输入端同时有效。 I2 = I3 = 1 , I1= I0= 0时， Y1Y0 = ？ Y1Y0 = 00 （d）普通编码器的限制 例：分析下面逻辑图的功能（S不能同时闭合） S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 Si:闭合为0 断开为1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 分析： S0~S9为输入，低电平有效； S0~S9任一为0（任一键按下）时， ABCD输出与其数字对应的8421码。（A为高位，D为低位） 无信号输入（没有键按下）时，GS=0，ABCD输出代码无效。 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 A B C D GS S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 真值表 3) 优先编码器 (1)优先编码器的提出： 实际应用中，经常有两个或更多输入编码信号同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。 识别多个编码请求信号的优先级别，并能按预先设定的优先级别，只对其中优先权最高的一个进行编码的逻辑部件称为优先编码器。 普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。 (2)4─2 线优先编码器实例（设计） （1）列出功能表 1 1 1 × × × 0 1 0 1 × × 1 0 0 0 1 × 0 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 输 出 输 入 高 低 （2）