第八九十CPU指令流程精要.ppt

PC IR AC CU 时钟 ALU … … … 控制信号 标志 控制 信号 M D R M A R C1 C2 C5 例：ADD @ X 执行周期的控制信号发送顺序：C5、C1、读、C2、C67、加、C8 C7 C6 C8 AC ALU … 控制 信号 M D R M A R M D R 1、 CPU 内部不采用 总线的方式 8.2.2 指令流程 – 控制信号　 例：ADD @ X 取指周期 2. CPU 内部采用 总线方式（output 输出 input 输入） 8.2.2 指令流程 – 控制信号　 例：ADD @ X 间址周期 2. CPU 内部采用 总线方式（output 输出 input 输入） （Read） 8.2.2 指令流程 – 控制信号　 例：ADD @ X 执行周期 2. CPU 内部采用 总线方式（output 输出 input 输入） （Read） 8.2.2 指令流程 – 控制信号　 8.2、时序系统和控制方式 8.2.1 时序系统（周期、节拍） 8.2.2 指令流程 8.2.3 指令流水（并行执行） 8.2.4? 时序控制 提高访存速度： 1、采用高速存储芯片 2、多体并行存储结构 3、采用高速缓冲存储器 提高CPU速度：P345 1、采用高速逻辑部件 2、改进系统结构： 采用流水技术开发系统的并行性。 8.2.3 指令流水 – 指令衔接方式 CPU执行指令序列时，各指令之间采取什么样的衔接方式呢？ 最简单的是串行顺序处理方式，即一条指令执行完后才读取下一条。 为了提高工作速度，现在的大多数计算机都采取重叠处理方式。 重叠的程度取决于存储与运算部件的多少，还与控制器指令部件的工作方式有关（即指令预取与译码执行的技术）。 现在，仅从预取指令的角度讨论几种指令衔接方式： 1、单存储体串行处理方式 2、单存储体重叠处理方式 3、双存储体重叠处理方式 4、多存储体重叠处理方式 1、单存储体串行处理方式 2、单存储体重叠处理方式 取第K 条指令 …… 取数 运算 取第K+1 条指令 取数 运算 取第K 条指令 …… 取数 运算 取第K+1 条指令 取数 取第K 条指令 …… 取数 运算 取第K 条指令 …… 取k+1 条指令 取k+2 条指令 取第 K+1条数 …… 取第 K+2条数 取第 K+3条数 取k+3 条指令 …… 第K条 运算 第K+2条 运算 第K+3条 运算 第K+1条 运算 3、双存储体重叠处理方式（一存储体存指令，一存储体存数据） 取第 K条数 0体 1体 运算器 CPU进行运算时 内存空闲没用! 8.2.3 指令流水 – 指令衔接方式 单体 单体 4、多存储体重叠处理方式 单元0 4 8 地址译码器 地址寄存器 存储器0 数据寄存器 地址译码器 地址寄存器 存储器1 数据寄存器 地址译码器 地址寄存器 存储器3 数据寄存器 存储体号 体内地址 多体：每个体有独立的地址寄存器、地址译码器和数据寄存器。 交叉：每一个体的地址不连续。0 4 8 / 1 5 9 / … 交叉编址。 目的：提高单位时间内取字的速率。 （CPU对存储体一对多） 1 5 9 3 7 11 地址译码器 地址寄存器 存储器2 数据寄存器 2 6 10 Review：多体交叉存储器 单元0 4 8 地址译码器 地址寄存器 存储器0 数据寄存器 地址译码器 地址寄存器 存储器1 数据寄存器 地址译码器 地址寄存器 存储器3 数据寄存器 1 5 9 3 7 11 地址译码器 地址寄存器 存储器2 数据寄存器 2 6 10 取第K 条指令 …… 取第k 条数 第k条 运算 取第k+4 条数 第k+4条 运算 取k+4 条指令 0体 取第K+1 条指令 …… 取第k+1 条数 第k+1条 运算 取第k+5 条数 取k+5 条指令 1体 取第K+2 条指令 …… 取第k+2 条数 第k+2条 运算 取第k+6 条数 取k+6 条指令 2体 取第K+3 条指令 …… 取第k+3 条数 第k+3条 运算 取第k+7 条数 取k+7 条指令 3体 8.2.3 指令流水 – 指令衔接方式 流水线计算机的系统组成  其中CPU按流水线方式组织， 通常由三部分组成3级流水线： 指令部件、 指令队列、 执行部件。 ???????????????????????????????????????????????????????为了使存储器的存取时间能与 流水线各过程段