第三章封装与测试技术ok讲述.pptVIP

第三章 系统封装与测试 二、多芯片模块（MCM） 将高集成度、高性能、高可靠的CSP芯片(IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。 MCM的特点有:1.封装延迟时间缩小，易于实现组件高速化。2.缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3。 3.可靠性大大提高。4.更多的I/O端。 5.具有系统功能的高级混合集成组件。尤其适用于通讯和个人便携式应用系统。 三、片上系统（system on a chip) 作为新一代集成技术的片上系统（SOC）直接将系统设计并制作在同一个芯片上。 SOC具有高性能、高密度、高集成度、高可保性和低费用的优点，有着十分诱人的应用前景。 目前在实际应用中SOC还而临着很多限制因素，包括现阶段lP资源还不够丰富、研发成本高及设计周期长、生产工艺复杂、成品率不高等。此外在SOC中采用混合半导体技术（如GaAs和SiGe）也存在问题。 速度——密度质量因子 封装工艺 质量因子（英寸/10-9秒）×（英寸/英寸2） SOC 　　 28.0 MCM 14.0 PCB 2.2 MCM与SOC比较 随着芯片规模的不断扩大，可以将一个完整的电子系统集成在一块芯片中，即系统级芯片SOC。SOC有高性能、低功耗、体积小等诸多优点，是下一代集成电路发展的主要方向。 MCM在速度、密度和费用上比不上SOC，但MCM允许多电源和多工艺混合的电路。将多个IC和无源元件封装在高性能基板上形成一个系统，它可方便兼容不同制造技术的芯片，例如CMOS硅芯片，RF、大功率电路SiC、SiGe、GeAs芯片，从而使封装由单芯片级进入系统集成级。 安装在MCM上的所有芯片可以预先测试，也可以更换。基片上的布线也可预先测试和修理。因此有较大的灵活性和比SOC更高的成品率。 MCM的金属熔合和热消除是目前存在的问题。 任何集成电路不论在设计过程中经过了怎样的仿真和检查，在制造完成后都必须通过测试来最后验证设计和制作的正确性。 集成电路测试技术的综合性：半导体技术、电路技术、计算技术、仪器仪表技术等。 测试的意义： （1）直观地检查设计的具体电路能像设计者要求的那样正确工作。 （2）确定电路失效的原因和所发生的具体部位，以便改进设计和修正错误。 可测试性问题 EE141 VLSI集成电路和系统设计 一、集成电路的封装方法 双列直插式（DIP：Dual In-line Package) 表面安装封装（SMP：Surface Mounted Package） 球型阵列封装（BGA：Ball Grid Arrag） 芯片尺寸封装（CSP：Chip Scale Package) 晶圆级尺寸封装（WLP：Wafer Level CSP） 薄型封装（PTP：Paper Thin Package ） 多层薄型封装（Stack PTP） 裸芯片封装（COB ，Flip chip） 3.1 系统封装 DIP封装结构形式 1965年陶瓷双列直插式DIP和 塑料包封结构式DIP 引脚数：6~64， 引脚节距：2.54mm 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。 例：40根I/O引脚塑料双列直插式封装(PDIP)的CPU 芯片面积/封装面积=3×3/15.24×50=1：86 这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 SMP表面安装封装 1980年出现表面安装器件，包括： 小外型晶体管封装（SOT） 翼型（L型）引线小外型封装（SOP） 丁型引线小外型封装（SOJ） 塑料丁型四边引线片式载体（PLCC） 塑料L型四边引线扁平封装（PQFP） 引线数为：3~300， 引线节距为1.27~0.4mm 例：0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU 外形尺寸28×28mm，芯片尺寸10×10mm， 芯片面积/封装面积=10×10/28×28=1：7.8 QFP比DIP的封装尺寸大大减小。 QFP的特点是:1.适合用SMT表面安装技术在PCB上安装