基于FPGA的数字高通滤波器设计毕业答辩ppt.ppt

2.2 数字滤波器设计流程 2.3 FIR数字滤波器设计 基于FPGA数字高通滤波器设计 院（部）： 班 级： 答 辩 人： 1 2 3 论文主要工作 致 谢 目 录 概 述 一﹑ 概述 1.1 课题研究背景 1.2 课题研究的主要内容 1.1 课题研究背景 随着信息时代和数字化世界的到来，数字信号处理已成为当前极其重要的学科和技术领域，而在数字信号处理中，起着重要作用并已得到广泛应用的是数字滤波器（Digital Filter，简称DF），它是数字信号处理的基础，可用于消除干扰和除去不需要的背景噪声等等。 所以数字滤波器的设计和研究显得至关重要 1.2 课题研究的主要内容 FPGA环境下有限脉冲响应（FIR）数字高通滤波器的设计方法及实现方法。 1.3 课题研究的主要内容 FPGA环境下有限脉冲响应（FIR）数字滤波器的设计方法及实现方法。 二、论文主要工作 FIR数字滤波器特点 2.1 数字滤波器设计流程 2.2 FIR数字滤波器设计 3 2.3 2.1 FIR数字滤波器特点 1、稳定 FIR滤波器的系统函数H(z)为： 其中，N是FIR滤波器单位脉冲响应h(n)的长度。 2、线性相位 FIR滤波器的传输函数为： 其中，Hg (ω)称为幅度特性，θ(ω)称为相位特性。 线性相位有两类： ①第一类线性相位满足θ(ω)=-τω（τ为常数），条件是h(n)是实序列且对(N-1)/2偶对称，即h(n)=h(N-n-1)； ②第二类线性相位满足θ(ω)=θ0-τω（θ0是起始相位），条件是h(n)是实序列且对(N-1)/2奇对称，即h(n)=-h(N-n-1)。 H(z)是z-1的(N-1)次多项式，因此它在z平面上有(N-1)个零点，而原点z=0是它的(N-1)阶重极点，所以，H(z)永远稳定。 图2-2-1 DSP builder 设计流程图 DSP builder创建16阶FIR滤波器 Matlab滤波器设计和性能分析 IDE软件生成VHDL文件和Synplify综合 DSP builder创建16阶滤波器 1、4阶FIR滤波器设计 图2-3-1 4阶FIR滤波器 2、创建4阶滤波器子系统 图2-3-2 fir4tap子系统 2、16阶FIR滤波器模型建立 图 2-3-4 16阶FIR滤波器 Matlab滤波器设计和性能分析 1、滤波器设计 参数：采样频率Fs为100kHz，滤波器Fstop为30kHz ,Fpass为50kHz； 图 2-3-4 FDATool界面 2、滤波器性能分析： 图2-3-5 　FIR滤波器的幅频响应 图2-3-6 　FIR滤波器的幅频响应 图2-3-7 　FIR滤波器的幅频响应 图2-3-7 　FIR滤波器的幅频响应