第二讲专用集成电路.pptVIP

二、专用集成电路及形态 需求主导： 新电路的设计与实现 对已有电路或系统的集成改造 体积缩小 重量减轻 功能增加 性能提高 成本降低 保密性增强 ASIC的发展以及IP核的复用技术，促成了 SoC (System on a Chip) 的问世 SiP (System in a package) 概念的提出 * 浙大微电子 */46 目录 一、通用集成电路及产品形态 二、专用集成电路及形态 三、ASIC设计流程与工具 四、ASIC设计关键参数 五、ASIC开发成本 * 浙大微电子 */46 三、ASIC设计流程与工具 特殊器件的设计流程 (Device 工艺) 模拟电路设计流程 (Analog 工艺) 数字电路设计流程（Logic 工艺） 数/模混合电路设计流程 (Mixed-signal 工艺) * 浙大微电子 */46 1. 特殊器件的设计流程 * 浙大微电子 */46 常用的TCAD软件工具 所属公司 工艺仿真 器件仿真 特点 Synopsys Tsuprem4 Medici 国内业界广泛使用 ISE(瑞士) 被Synopsys 公司收购 DIOS MDRAW，器件绘制 DESSIS，器件仿真 国外业界广泛使用 SILVACO Athena Atlas 图形界面 操作简单易学 Sentaurus Synopsys Process Structure Editor Device 最新TCAD软件 * 浙大微电子 */46 * 浙大微电子 */46 2.模拟IC设计流程 模拟集成电路设计常用工具 公司 电路图绘制及仿真 版图绘制 版图验证 及参数提取 Cadence Spectre Virtuoso Diva Dracula Synopsys Hspice Mentor Graphics Calibre Spring Soft Laker * 浙大微电子 */46 * 浙大微电子 */46 3.数字IC设计流程 前端设计 * 浙大微电子 */46 后端设计 数字集成电路设计常用工具 公司 逻辑仿真 逻辑综合 布局布线 时序 验证 可测性 设计 Cadence NC-Sim SE Encounter Pearl Synopsys VCS Design- compiler Astro DFT-Compiler TetraMAX Mentor Graphics Modelsim Spring Soft Laker * 浙大微电子 */46 目录 一、通用集成电路及产品分类 二、专用集成电路及形态 三、ASIC设计流程与工具 四、ASIC设计中的关键参数 五、ASIC开发成本 * 浙大微电子 */46 四、ASIC设计关键参数 规模(元件数/芯片)– 4000万晶体管/Die, 1000门/Die 芯片面积(mm2) – 1-100mm2 硅片直径(mm) –20mm ( 8英寸)/wafer 特征线宽(μm) – 0.18μm, 65nm /CD 工作电压(V) – 3.3V,1.8V, 1.2V, 0.8V,0.5V 功耗（mW）– 16mW, 1.3mW, 6.5mW 速度（MHz） – 高速电路(数字), 时钟800 MHz 频率（GHz） – 射频电路(模拟), 2.4 GHz, 6GHz 综合性能指标FOM -- 1pJ/单位量化电平 温度特性（PPM）-- 民品、工业品、军品温度范围 管脚数（只）-- 牵涉到芯片面积、封装类型及成本 * 浙大微电子 */46 目录 一、通用集成电路及产品形态 二、专用集成电路及产品形态 三、ASIC设计流程与工具 四、ASIC设计关键参数 五、ASIC开发成本 * 浙大微电子 */46 五、ASIC开发成本 * 浙大微电子 */46 每个芯片(chip)的成本可用下式估算: 总成本 = 设计成本 + 光罩(掩膜)成本 + 制造成本 (暂不考虑封装测试成本) 其中Ct为芯片开发总成本 Cd 为设计成本， Cm 为光罩成本 Cp 为每片wafer的加工成本 V 为总产量 y 为成品率 n 为每一大园片上的芯片数 (die / wafer) 降低成本的方法 增大V, V=w×n×y （w为wafer数） 当产量V做得很大时, 上式前二项可以忽略, 成本主要由制造成本决定。 增大y: 缩小芯片面积,因为当硅片的材料质量一定时, 其上的晶格缺陷数也基本上是确定的。一个芯片上如果有一个缺陷, 那芯片功能就难以保证。芯片做得越小, 缺陷落