实验四Verilog与XilinxISE软硬平台的介绍研讨.pptx

逻辑与计算机设计基础实验设计楼道灯的控制电路 2015~2016秋冬 浙江大学计算机学院实验教学中心42Verilog与Xilinx软硬件实验平台熟悉VerilogHDL语言并能用其建立基本的逻辑部件，在XilinxISE平台进行输入、编辑、调试、行为仿真与综合后功能仿真熟悉掌握Spartan-IIIBoardFPGA开发平台，同时在ISE平台上进行时序约束、引脚约束及映射布线后时序仿真运用XilinxISE具将设计验证后的代码下载到实验板上，并在实验板上验证32010-10-11Verilog与Xilinx软硬件实验平台实验设备1台1套 装有ISE计算机 Spartan-III开发板实验材料 无42010-10-11Verilog与Xilinx软硬件实验平台1.2.3.熟悉ISE工具软件的运行环境与安装过程设计简单组合逻辑电路，采用图形输入逻辑功能描述，建立FPGA实现数字系统的XilinxISE设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚指定（约束）、映射布线后时序仿真及FPGA编程代码下载与运行验证设计简单时序逻辑电路，采用Verilog代码输入逻辑功能描述，建立FPGA实现数字系统的ISE设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚约束、映射布线后时序仿真及FPGA编程代码下载与运行验证52010-10-11Verilog与Xilinx软硬件实验平台问题1：某三层楼房的楼梯通道共用一盏灯，每层楼都安装了一只开关并能独立控制该灯，请设计楼道灯的控制电路。问题2：增加控制要求，灯打开后，延时若干秒自动关闭，请重新设计楼道灯的控制电路。S3S2S1F0000001101010110100110101100111162010-10-11Verilog与Xilinx软硬件实验平台•分析楼道灯的事件行为，用组 合电路实现，用带锁定功能的 按钮开关或拨动开关作为电路 输入S1,S2,S3，电路输出为F•变量赋值 –开关按下为1，弹起为0 –输出灯亮为1，灯暗为0•编写真值表，如右表72010-10-11Verilog与Xilinx软硬件实验平台根据真值表分析输入输出关系，如下图82010-10-11Verilog与Xilinx软硬件实验平台本实验将以两种方法输入逻辑功能描述：1.以图形方式输入逻辑功能描述 –不考虑灯延时熄灭，采用拨动开关2.用Verilog语言描述电路逻辑功能 –要考虑灯延时熄灭，采用按钮开关92010-10-11Verilog与Xilinx软硬件实验平台1.建立楼道控制的工程：lamp_ctrl.ise①依次点击菜单→②在对话框中设置：(工程名和文件名不能以数字开头命名)a)ProjectName:lamp_ctrlb)Top-LevelSourceType:Schematic③确认②后点击到设备属性页，设置：a)b)c)d)Family:Device:Package:Speed:Spartan-3XC3S200FT256-4④确认后，一直点击直到创建工程结束。102010-10-11Verilog与Xilinx软硬件实验平台2.创建原理图文件:lamp_ctrl.sch ①在Sources窗口Sources选项卡空白处右 键菜单选择 ②新建源文件向导中选择源文件类型为 Schematic，输入文件名lamp_ctrl，勾 选AddtoProject③连续点击，最后点击；在Sources窗口中双击刚新建的文件图标，进入电路原理图编辑窗口3.输入楼道灯控逻辑电路 在Souces窗口中选择Symbols选项卡，配合SchematicEditor工 具条输入原理图，如图添加连线输入输出（必须添加在有连接的地方）添加逻辑门楼道灯控制画图要点122010-10-11Verilog与Xilinx软硬件实验平台4.查看输入电路的硬件描述代码 在Sources窗口中选择Sourcesfor:Synthesis/Implementation， 选中lamp_ctrl.sch图标，在Processes窗口Processes选项卡中展开DesignUtilities并双击 ①②，如图 ③122010-10-11Verilog与Xilinx软硬件实验平台Verilog表达的完整代码modulelamp(S1,S2,S3,F);inputS1;inputS2;inputS3;outputF;wireNS1;wireNS2;wireNS3;wireS1NS2S3;wireS1S2S3;wireS2NS1S3;wireS3NS1S2;AND3AND3A(.I0(NS3),.I1(NS2),.I2(S1),.O(S1NS2S3));AND3AND3B(.I0(NS3),.I1(S2),.I2(NS