11组合逻辑电路.ppt

4路输出数据分配器的功能表 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 2 列编码表 输入 输 出 Y2 Y1 Y0 11.5 常用组合逻辑集成器件 3 写出逻辑式并转换成“与非”式 Y2 I4 + I5 + I6 +I7 I4 I5 I6 I7 . . . I4+ I5+ I6+ I7 Y1 I2+I3+I6+I7 I2 I3 I6 I7 . . . I2 + I3 + I6+ I7 Y0 I1+ I3+ I5+ I7 I1 I3 I5 I7 . . . I1 + I3+ I5 + I7 11.5 常用组合逻辑集成器件 4 画出逻辑图 1 0 0 0 0 0 0 0 1 1 1 I7 I6 I5 I4 I3 I1 I2 1 1 1 1 1 1 1 Y2 Y1 Y0 11.5 常用组合逻辑集成器件 表示十进制数 4位 10个 编码器 高低电平信号 二进制代码 2. 二 – 十进制编码器 表示十进制数的二进制代码称为二—十进制代码，简称BCD Binary-Coded-Decimal 码。将十进制数 0~9 编成二进制代码的电路为二—十编码器。 １）编码器电路框图： 11.5 常用组合逻辑集成器件 列编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。 8421BCD码编码表 0 0 0 输 出 输 入 Y1 Y2 Y0 0 I0 1 I1 2 I2 3 I3 4 I4 5 I5 6 I6 7 I7 8 I8 9 I9 Y3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 ２）8421BCD编码 　　逻辑简化状态表 11.5 常用组合逻辑集成器件 写出逻辑式并化成“或非”门和“与非”门 Y3 I8+I9 . I4 + I6 I5 +I7 Y2 I4 +I5 +I6 +I7 Y0 I1 +I3 +I5 +I7 +I9 . I1+I9 I3 +I7 I5 +I7 . . I2 + I6 I3 +I7 Y1 I2 +I3 +I6 +I7 11.5 常用组合逻辑集成器件 画出逻辑图 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 11.5 常用组合逻辑集成器件 法二： 11.5 常用组合逻辑集成器件 十键8421码编码器的逻辑图 +5V Y3 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 1K?×10 S0 0 1 S1 2 S2 3 S3 4 S4 5 S5 6 S6 7 S7 8 S8 9 S9 0 0 1 1 0 0 11.5 常用组合逻辑集成器件 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。 3．优先编码器 　　为避免有多个输入信号同时输入引起电路输出的混乱，产生优先编码器。 基本要求：　 识别优先级别并进行编码的逻辑部件称为优先编码器 11.5 常用组合逻辑集成器件 1 4-2线优先编码器 4-2线优先编码器真值表 输 入 输 出 I0 I1 I2 I3 Y1 Y2 1 0 0 0 0 0 × 1 0 0 0 1 × × 1 0 1 0 × × × 1 1 1 4-2优先编码器的逻辑表达式为： 优先级的高低由设计者根据具体情况事先设定。 表中×为任意状态，取0或1均可。从真值表可知，输入端优先级的次序依次为I3、I2、I1、I0。 I3 优先级最高，I0最低。 高电平有效 11.5 常用组合逻辑集成器件 2 74LS4147 编码器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 输 入 低电平有效 输 出 8421反码 0 ? ? ? ? ? ? ?