补-数字逻辑2要点.pptVIP

2.1常用组合逻辑部件分析 译码器 数据选择器 数据分配器 2.1.1译码器 译码——把具有特定含义的二进制代码识别出来的过程 译码器是编码器的逆过程,在数字系统中,编码器和译码器成对存在 译码器 译码器—— ? 特点：多输入、多输出的组合逻辑电路 译码器 ⑴　多一译码器 例：二进制译码器 ? 分类 多一译码器 一多译码器 多多译码器 (二进制译码器) (二-十进制编码器)即十进制/8421码 (数字显示译码器) （1）定义 ：能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。 ▲ 二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端； （2）特点 ： 　 ▲ 使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平（与有效电平相反)。 ▲ 有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。 ? 常见的MSI二进制译码器： 2-4线(2输入4输出)译码器 3-8线(3输入8输出)译码器 4-16线(4输入16输出)译码器等。 译码器 例：3－8译码器 例：3－8译码器 逻辑符号: 例：3－8译码器 C—— A2 B—— A1 A—— A0 译码器在数字系统中的应用非常广泛 ，它的典型用途是—— 实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。 除此之外，还可用译码器实现各种组合逻辑功能。 译码器应用 ① 分析： A9 A8 A7 A6 A5 A4 A3……A0 A设备 0 0 0 0 1 0 X X X X B设备 0 0 0 1 0 0 X X X X C设备 0 0 0 1 1 1 X X X X 例 ）某计算机用地址A9～A0选择外设，假设设备A、B、C的选择地址分别为：20H～2FH、40H～4FH、70H～7FH，请设计地址译码器。 用3：8译码器实现 Y2 Y4 Y7 （1）地址译码： 译码器应用 例 ） ② 设计： A6 A5 A4 A7 A8 A9 A B C 40H～4FH 70H～7FH 译码器应用 例）分析下面电路，写出该译码器选择的 地址范围，以及Y0、Y1、Y2的地址译 码范围。 C B A G1 G2A G2B 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A11 A10 A9 A12 A13 A14 Y0 Y1 Y2 A15 解：① 1000H～1FFFH ② Y0： 1000H～11FFH Y1： 1200H～13FFH Y2： 1400H～15FFH 2.1.2 数据选择器 ? 数据选择器(MUX)功能： ① 从多路输入中选择一个送往输出端 ② 选择哪一路输入传送到输出端由当时的 控制信号决定； ③　用途：实现多通道的数据传送。 + ST A1 A0 F a0 a1 a2 a3 四选一 2、真值表 3、逻辑功能： 4 选1数据选择器 S1 A1 A0 Y 1 1 0 0 0 0 × 0 0 D0 D1 D2 D3 4、74LS153为双4选1，相当于“双刀四掷”开关， 地址端A1、A0公用， 使能端、数据端、输出端独立。 ①　也称多路分配器，是一路输入、多路输出的组合逻辑器件； ②　一路输入信号传送到哪一路输出端由当时的控制信号决定； 2.1.3 数据分配器（DEMUX） ? 数据分配器功能： 与数据选择器的用途相反，它们配合使用，实现多通道的数据传送； ? 数据分配器用途： 1:4 数据分配器 数据分配器 例：双1:4线数据分配器 74XX155 ◎什么是时序逻辑 ◎锁存器（Latch） ◎触发器（Flip Flop） ◎寄存器（Register） ◎计数器（Counter） 组合电路是：电路某一时刻的输出（Z1，…，Zm）仅仅决定于该时刻的输入（x1，…，xn），与以前各时刻的输入无关。 时序电路是：电路某一时刻的输出（Z1，…，Zm）不仅决定于该时刻的输入（x1，…，xn），还与前一时刻的状态 (y1，…，ys) 有关。前一时刻的状态就是存储电路的输出。 输出方程 驱动方程 状态方程 Y(tn)=F[X(tn),Q(tn)] Z(tn)=G[X(tn),Q(tn)] Qn+1 (tn+1) =H[Z(tn),Qn(tn)] （激励方程） 一、功能