实验八数字电路功能与实现课件.doc

实验八 数字电路功能与实现 本章运用FPGA来完成数字电路的功能实现。数字电路实验主要包括4位全加器、触发器、8位计数器、8位乘法器、锁存器、7段数码管显示译码器以及七人投票表决器，文中介绍了实验原理、ISE功能仿真、chipscope在线观测与调试。 8.1 4位全加器实验 1． 实验原理 全加器是指能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位。 四位加法器可以采用四个一位全加器级连成串行进位加法器，实现框图如图8-1所示，其中CSA为一位全加器。显然，对于这种方式，因高位运算必须要等低位进位来到后才能进行，因此它的延迟非常可观，高速运算肯定无法胜任。 图8-1 四位串行加法器原理 图8-1中，A和B为加法器的输入位串，对于四位加法器则位宽为4位，D为加法器输出位串，和输入位串相同，C为进位输入( Ci ) 或输出 ( Co )。 全加器的真值表如下所示。 表8-1 全加器的真值表 输入 输出 Xi Yi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0