计算机体系结构年试卷.docVIP

2003年试卷 （2003/10/?） 一、单项选择题（每小题1分，共10分）一、单项选择题 1. C（P111，P112） 2. D（P158） 3. D或A ?（P111，P117） 4. D（P30） 5. C ?（P499-P500，P523） 6. B（P238） 7. D（P229 ?） 8. C（P136） 9. C（“执行”段是“瓶颈”，n条指令约需3 nΔt） 10. D（P307） 二、判断题 1. √（P306） 2. ×（P17） 3. ×（P139） 4. √（P175，P181） 5. ×（P214） 2、相联存储器的访问方式是 。 A．先进先出顺序访问 B．按地址访问 C．无地址访问 D．按内容访问 5、下列体系结构中，最适合多个任务并行执行的体系结构是 。 A．流水线向量机结构 B．堆栈处理机结构 C．共享存储多处理机结构 D．分布存储多计算机结构 6、对于低速输入输出设备应当选用的通道是 。 A．数组多路通道 B．字节多路通道 C．选择通道 D．DMA专用通道 7、在计算机系统中，表征系统运行状态的部件是 。 A．程序计数器 B．累加计数器 C．中断计数器 D．程序状态字 PSW 8、存储器读写速率越高，每位的成本也越高，存储容量也小。解决这一问题的主要方法是采用 。 A．Cache B．并行存储器 C．多级存储体系结构 D．缓冲技术 9、假设—条指令的执行过程可以分为“取指令”、“分析”和“执行”三段，每—段分别只有 —个部件可供使用，并且执行时间分别为Δt、2Δt和3Δt，连续执行n条指令所需要花费的最短时间约为 。 （假设“取指令”、“分析”和“执行”可重叠，并假设n足够大） A．6 nΔt B．2 nΔt C．3 nΔt D．nΔt 10、看下述程序段： k： R0 R1×R4 k+1：R6 R5＋1 k+2：R2 R0×R3 k+3：R3 R4-1 k+4：R2 R5 k+5：…… 下列哪个数据相关没有在上述程序段中发生。 A．先写后读相关 B．写写相矢 C．先读后写相关 D．以上都不对 二、判断题（每小题1分，共5分 判断以下每句话是否正确。若正确，用“√”表示；否则，用“×”表示。 1．在顺序发射、顺序完成的指令流水线中，不存在WAW和WAR数据相关。 4．全相联映象方式比组相联映象方式命中率高。 5．在中断I/O方式中，在数据传输过程中不需要CPU的干预。 2003年试卷解答 三、填空题 每题2分，共12分 1．利用混洗交换单级互连网络将—个PE的数据播送到所有16个PE中去，共需要________次 交换，________次混洗。（注：混洗交换单级互连网络每一步只能进行混洗或交换中的一种变换。 3．一个具有4段流水线的CPU，各段的执行时间分别为2ns，2.5ns，2.2ns，2.3ns，在该流水线上完成5个连续任务所需要的时间为________ns，该CPU的最高频率为________MHz。 4．若存储器访问周期是500ns，而每个周期可以访问4字节，则该存储器的带宽为________Mbps。 6．在CRAY-l机上，Vi为向量寄存器，设向量长度为32，s为标量寄存器，所有浮点功能执行部件的执行时间分别为：加法需6拍，相乘需7拍，从存储器读数需6拍，结果打入寄存器和启动功能部件 包括存储器 各需1拍，全部完成下列各指令序列所需要的拍数 ________。 V0←存储器；V3←VI+V2；V4←V0*V3；V6←V4+V5。 三、填空题 1. 4，3（n，n - 1） 2. 8，2（同2002年五题2问，但方案已知） 3. 19ns，400MHz（2.5ns是“瓶颈”，Tk 2+2.5×5+2.2+2.3 19ns，1/2.5ns 400MHz） 4. 64（2MHz×4×8b） 5. 1.57（同1999年二题1问） 6. 87（同P391的6.6题3问） 四、计算题 8分 已知： 1 —个Cache共有4个块，每个块大小为4个字； 2 采用直接映像方式。假设该Cache的缺失代价为8个时钟周期； 3 初始时Cache为空。 当程序执行过程中访存的字地址序列为0,7,12,9,16,8,17,0,12,7时，计算： 1． 5分 Cache的命中率； 2． 3分 Cache缺失 不命中 代价。 四、计算题 因为多级存储体系以页（或块）为基本调度单位，所以要把“字地址”换算成“虚块号”（除以块大小4，取整数部分），而“虚块号”到“实块号”的变换采用直接映像方式（除以实块总数4，取余数）。以下是实存状况图。注意直接映像方式产生的“实块号”仅有一个，故无须替换算法。 字地址 0 7 12 9 16 8 17 0 12 7