实验一IO口扩展.docVIP

实验一 简单I/O口扩展实验 一、实验目的 1、 熟悉74LS273，74LS244的应用接口方法。 2、掌握用锁存器、三态门扩展简单并行输入、输出口的方法。 二、实验内容 逻辑电平开关的状态输入74LS244，然后通过74LS273锁存输出，利用LED显示电路作为输出的状态显示。 三、实验原理介绍 本实验用到两部分电路：开关量输入输出电路，简单I/O口扩展电路。 四、实验步骤 1、实验接线：实验箱上CS244接CS0，CS273接CS1，平推开关K1～K8接244/273PORT单元的IN0～IN7，LED1～LED8接244/273PORT单元的00～07。 2、编辑程序，单步运行，调试程序 3、调试通过后，全速运行程序，观看实验结果。 4、编写实验报告。 五、实验提示 74LS244或74LS273的片选信号可以改变，例如连接CS2，此时应同时修改程序中相应的地址。 六、实验结果 程序全速运行后，逻辑电平开关的状态改变应能在LED上显示出来。例如： K2置于L位置，则对应的LED2应该点亮。 七、程序框图 附件 74LS273和74LS244功能使用说明，参考《微机原理与接口技术》（第二版）141页。 1、74LS273 74ls273中文资料:是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK 端相连。 1 .1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2 Q0 、5 Q1 、6 Q2 、9 Q3 、12 Q4 、15 Q5 、16 Q6 、19 Q7 全部输出0,即全部复位; 2 .当1脚为高电平时,11 CLK 脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2 Q0 、5 Q1 、6 Q2 、9 Q3 、12 Q4 、15 Q5 、16 Q6 、19 Q7 上. 3 74ls273管脚功能： 1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。　　 2、74LS244 1 .244为三态输出的八组缓冲器和总线驱动器3S,两组控制 ,其主要电器特性的典型值如下 2 .引出端符号: 1A1~1A4,2A1~2A4 输入端 /1G, /2G 三态允许端 低电平有效 1Y1~1Y4,2Y1~2Y4 输出端 3 .逻辑图: 双列直插封装 4 .极限值: 电源电压 :7V 输入电压:5.5V 输出高阻态时高电平电压:5.5V 工作环境温度:0~70℃ 存储温度:-65~150℃ 5 .功能表: