第二十一章 触发器与时序逻辑电路.pptVIP

第21章 触发器与时序逻辑电路 21.1 双稳态触发器 21.3 计数器 本章要求 四位左移移位寄存器状态表 寄存数码 移位脉冲 移位过程 Q3 Q2 Q1 Q0 01234 00001 00010 00101 01011 清 零 左移一位 左移二位 左移三位 左移四位 主要特点： 输入数码在移位脉冲C的控制下，依次右移或左移； 2.寄存 n 位二进制数码， n 个移位脉冲C完成串行输入，并可从Qn?Q0 端获得并行输出，再经 n 个移位脉冲C在Qn端又获得串行输出。 返回 分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数方式分： 加法计数器 减法计数器 可逆计数器(加/减计数器) 按时钟控制分： 同步计数器 异步计数器 按开关元件分： TTL 计数器 CMOS 计数器 功能： 对时钟脉冲 C 计数。 应用： 分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。 1.计数器的输出码按照二进制加法或减法的规律变化, 如二进制加法计数器,其规律是“逢二进一”。 2.一个触发器可以表示一位二进制数，如要表示n位二 进制数，就需要n个触发器。 3. n位二进制计数器所能表示的状态数最多为N=2n个， 而所能表示的最大十进制数为2n -1个。如n=4，则状态数最多为16个，最大十进制数为15。 4.构成计数器时，采用不同的触发器有不同的逻辑电路；即使用同一种触发器也可得出不同的逻辑电路。 21.3.1二进制计数器 一、关于计数器的几点说明 二、四位二进制加法计数器状态表 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 16 0 0 0 0 0 C 二 进 制 数 Q3 Q2 Q1 Q0 十进制数 三、异步二进制加法计数器 Q Q 一 J K △ C Q Q 一 J K △ C Q Q 一 J K △ C Q Q 一 J K △ C 计数脉冲 清零 Q3 Q2 Q1 Q0 四位异步二进制加法计数器 J、K 端悬空，相当于“1” Q3 Q2 Q1 Q0 C 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 2分频 4分频 8分频 16分频 四、同步二进制加法计数器 说明：多个J 端和多个K 端之间都是“与”的逻辑关系。 四位同步二进制加法计数器 Q Q 一 J K △ C Q Q 一 J K △ C Q Q 一 J K △ C Q Q 一 J K △ C 计数脉冲 清零 Q3 Q2 Q1 Q0 RD J0=K0=1 J1=K1=Q0 J2=K2=Q1Q0 J3=K3=Q2Q1Q0 各触发器的JK端的逻辑关系： Q3 Q2 Q1 Q0 C 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 各触发器的状态变换与时钟脉冲同步 同步二进制加法计数器工作波形 同步：计数脉冲同时加到各位触发器的C 端，它们的状态变换和计数脉冲同步。 同步计数器的计数速度较异步为快。 例21.3.1 分析如图电路的逻辑功能，说明其用途。 设初态为“000” Q Q 一 J K △ C Q Q 一 J K △ C Q Q 一 J K △ C Q2 Q1 Q0 一 “清零” “计数脉冲” C RD (1)写出各触发器J、K的逻辑关系 解： 0 1 1 1 1 1 C J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1 J0 =Q2 Q2 Q1 Q0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 由表可知，经5个脉冲循环一次，为五进制计数器。 由于计数脉冲没有同时加到各位触发器上，所以为异步计