Verilog硬件描述语言(一).ppt

Verilog程序书写格式自由，一行可以写几个语句，一个语句也可以分多行写； 除了endmodule等少数语句外，每个语句的最后必须有分号； 可以用 /*……*/ 和 //…… 对Verilog程序作注释，好的源程序都应当加上必要的注释，以增强程序的可读性和可维护性。 数据类型（Data Type）是用来表示数字电路中的物理连线、数据存储和传送单元等物理量的。 定义： Verilog HDL共有19种数据类型：包括wire、integer、parameter、time等; 最基本的是两类： 连线型: wire 寄存器型: reg 最常用：wire、reg、parameter、integer 分类： 常量数据类型 integer x和z parameter 变量数据类型 nets register integer： 完整数字表达式：位宽’进制 数字 举例： 8’ 8’b1010_1000 8’ha8 168 x和z ： x表示不确定值 举例：8’b1010xxxx 8’hax z表示高阻值 举例： assign i2c_sda = sda_oe ? i2c_sda_o : 1bz; parameter： 格式： parameter 参数名1=表达式，…,参数名n=表达式; 举例： Parameter msb=7,f=18; Parameter average_delay=(msb+f)/2; nets ： 由模块或门驱动的连线 驱动端信号的改变会立刻传递到输出的连线上 当初开发这种语言，是出于美国国防部采购电子设备的需要。美军的装备采购自私人企业，时常要面对这样一种风险：如果某种武器大量装备部队，而其中某个零件的供应商却在几年后倒闭了，那这种武器的再生产、维修和保养都会出现大问题。而电子设备、尤其是集成电路的内部结构较为复杂，若出现前面所说的情况要找其他公司生产代用品非常困难。于是美国防部希望供应商能以某种形式留下其产品的信息，以保证一旦其破产后能由其他厂商迅速生产出代用品。 显然，当初的设计文档显然是不能交出来的，这在美国会涉及商业机密和知识产权问题。于是美国防部就想出了一种折衷的方法——描述硬件的语言，也就是VHDL。通过VHDL，供应商要把自己生产的集成电路芯片的行为描述出来：比如说，加了什么样的信号后过多少时间它能输出什么等等。这样，如果有必要让其他厂商生产代用品，他们只需照着VHDL文档，设计出行为与其相同的芯片即可。这样的代用品相当于是新厂商在不了解原产品结构的情况下独立设计的，所以不太会涉及知识侵权。 最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。 由此可见，这两种最流行的用于电路设计的语言，没有一种是为了设计硬件而开发的(更何况80年代还没有现在的那些功能强大的EDA软件呢)。因此，当初制订HDL语言标准的时候，并没有考虑这些代码如何用硬件来实现。换句话说，有些代码写起来简单，实现起来却可能非常复杂，或者几乎不可能实现。 它们都可以借助类似高级语言的特性来抽象描述数字电路的结构和功能，都可以对设计出来的电路进行验证和仿真，以确保电路的正确性，以及都可以实现电路描述与工艺实现的分离。简单地说，它们都可以帮助工程师完成复杂数字电路系统的设计。但它们又各自有着不同的特点： Verilog其架构同VHDL相似，但主要被用来进行硬件仿真。或许私人公司更注重实用，Verilog要比VHDL（来自官方）简洁得多。 正因为如此,才可以将大型的数字电路设计分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功能。 Verilog硬件描述语言 （一） * 课程内容 一、HDL 发展历程 二、Verilog HDL 特点 三、Verilog HDL 描述层次 四、Verilog HDL 标识符 五、Verilog HDL 模块结构 六、Verilog HDL 数据类型 VHDL于1980年开始在美国国防部的指导下开发，1987年成为IEEE 1076-1987标准； 1983年首创Verilog，1995年成为IEEE 1364-1995标准。 较多的第三方工具的支持； 语法结构比VHDL简单； 学习起来比VHDL容易； Verilog 从C发展而来，更类C。 Verilog与VHDL比较： Verilog与C比较： int int printf printf define define break break case case while whi