《数字电子技术教学资料》数电（第三版）周良权习题解答第2章.docVIP

第2章 集成逻辑门电路 2.1 双 2.2 低 简单 大规模 2.3 LS 兼容 2.4 b 2.5 c 2.6 b 2.7 （×） 2.8 （×） 2.9 （√） 2.10 电路的输入A、B波形已给出，画出输出波形． 图题2.10 2.11 欲将与非门、或非门、异或门作反相器使用，其输入端应作如下连接 ① 与非门：将各入端合并为一个端子．或者将多余入端全部接高电平，只留一个入端接输入变量． ② 或非门：留一个入端接输入变量，其余入端全部接地（低电平）． ③ 异或门：将一个入端接高电平，另一个入端接输入变量（因为）． 2.12 下列各门电路的输出状态为： （1）假设Z1、Z8为74LS系列，其余为74HC系列 ① Z1为TTL中的74LS与非门、现入端VCC=UIH=悬空=1入端全1. 所以其出端为低电平． ② Z2为CMOS或非门，入端接电阻对电平无影响，现两入端一为UIL，另一端接地，全0出1．所以出端为高电平． ③ Z3为CMOS与非门，现入端有一个接地，所以出端为高电平． ④ Z4为CMOS或非门，入端一为UIL，另一端接地， Z6为CMOS与非门，入端有一个通过10k(电阻接地，相当于“0”．有0出1．所以出端为高电平． ⑦ Z7为CMOS同或门，入端相反（一个VCC，一个UIL）所以出端为低电平． ⑧ Z8为TTL与或非门，其中有一个与项入端全1（均为悬空），所以其出端为低电平． ⑨ Z9为CMOS三态与非门，使能端要求低电平，现在为高电平（VCC）所以其输出端为高阻． （2）若Z1～Z9全部为74H系列．（即TTL高速系列）则入端经小电阻（0.85k(）接地相当于0，入端经大电阻（2.5k(）接地相当于1，这是因为外接入端电阻上流过电流会产生电压．大电阻将产生近1.4V的电压，小电阻产生的电压，由此得： Z1=0 Z4=0 Z7=0 Z2=0 Z5=1 Z8=0 Z3=1 Z6=0 Z9为高阻 2.13 （上述构成电路的均为CMOS门） 2.14 上题（2.13）各电路改为TTL门时Za、Zc、Zd将保持原关系不变，但Zb将输出为常态0，原来的逻辑关系将不成立．这是因为C+D+E出端接了大电阻R=100k(，使． 2.15 a) 对于该电路（图题2.15（a）） ① 当UI=0时，三极管截止 ② 当UI=+5V时，若不考虑发射结存在考虑有BJT发射结存在则 （实际基极电流） （临界饱和基极电流） 所以三极管处于饱和状态，U00V ③ 当UI悬空时，由–10V偏置电源经20k(电阻到基极．使三极管截止．U0VCC=10V b) 对于图题2.15（b）而言 ① 当UI=0时，UB0三极管发射反偏，截止，U0=5V ② 当UI=5V时，不考虑三极管发射结存在． ，发射结将正偏 实际UB=UBE=0.7V 而 所以三极管处于饱和状态．UO0 2.16 CMOS 4000系列门电路 Y1=1 （因为有一入端经10k(电阻接地，绝缘栅入端（与非门）接电阻．其电阻上无电流，无压降．所以经电阻接地就是输入逻辑0．） Y2=0（有一入端为VDD．相当入端为逻辑1） （或非门） Y3=0（上方与门入端全1） （与或非门） 2.17 （万用表量程为5V．内阻为20k(/V） 由TTL电路和CMOS电路输入级（输入端）结构可知： uI1 uI2（CMOS） uI2(TTL) ① 悬空 0 1.4V ② 0.2V 0 0.2V ③ 3.2V 0 1.4V ④ 0 0 0 （经51(接地） ⑤ 0 0（对TTL uI1=1.4V） 1.4V （经10k(接地） 图题2.17 2.18 74LS系列OC门线与上拉电阻的计算应按式（2.3.1）式（2.3.2）进行，并按式（2.3.3）确定． 即 5k(RL0.68k(（所选标称电阻应满足该式） 图题2.18 2.19 由图题2.19可知 当GM输出高电平时（UOH=3.2V） IOH=n IIH，即0.4mA=n×0.04mA 所以可带同类门负载为 当GM输出低电平时（UOL=0.4V） IOL=m IIL 即16=m×(1.6) 所以可带同类门负载为个． 综合，扇出系数N0应在n、m中选小的，现在n=m．所以N0=10（个） 2.20