275714201EDA及VHDL设计试卷7.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
275714201EDA及VHDL设计试卷7

复核总分 复核人 总 分 题 号 一 二 三 四 五 题 分 10 10 18 32 30 核分人 得 分 得分 评卷人 复查人 1. 在VHDL的端口声明语句中,用( )声明端口为输出方向。 A.IN        B.OUT        C.INOUT      D.BUFFER 2. 在VHDL标识符命名规则中,以( )开头的标识符是正确的。 A.字母       B.数字      C.字母或数字     D.下划线 3. 在下列标识符中,( )是VHDL错误的标识符。 A.abc_abc   B. abc_1    C. abc_abc_1   D. abc--abc 4. 在VHDL中,为定义变量名时,可以用( )符号为变量赋初值。 A.=:         B.=      C.:=       D.= 5. 在VHDL的CASE语句中,条件句中的“=”不是操作符,它只相当于( )的作用。 A.IF       B.THEN   C.AND       D.OR 6. 在VHDL中,条件信号赋值语句WHEN_ELSE属于( )语句。 A.并行兼顺序    B顺序   C.并行      D.不存在的 7. 在自顶向下设计过程中,描述器件某一部分功能的模块一般称为( )。 A.底层设计 B.顶层设计 C.部分设计 D.局部设计 8. 将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为( )。 A. 综合 B. 仿真 C. 设计输出 D. 设计输入 9. 对FPGA结构与工作原理的描述中,正确的是A.FPGA是复杂可编程逻辑器件FPGA是基于乘积项结构的器件每次上电后必须进行一次配置MAXⅡ系列属FPGA结构. QuartusⅡ的图形设计文件类型是( ) A. .vwf B. .bdf C. .vhd D. .v 得分 评卷人 复查人 11. EDA设计输入中,文本输入是指采用      进行电路设计的方式。 12. 用VHDL设计的电路,可以被高层次的系统     ,成为系统的一部分。 13. 在VHDL中,最常用的库是  标准库。 14. VHDL的数字型文字包括整数文字、实数文字、以数制基数表示的文字和  文字。 15. VHDL的数据类型包括 、整数类型、存取类型和文件类型。 16. VHDL的基本描述语句包括顺序语句和 。 17. VHDL的过程分为过程首和过程体两部分,调用前需要将它们装入 中。 18. 在PC上利用VHDL进行项目设计时,不允许在根目录下进行,必须在根目录下为设计建立一个 。 19. 图形文件设计结束后一定要通过 ,检查设计文件是否正确。 20. QUARTUSⅡ存放在\Quartus\Libraries文件夹中的“Primitives”是 ,包括加法器、编码器、译码器、计数器、移位寄存器等74系列器件。 得分 评卷人 复查人 21.什么是逻辑综合? 得 分 22.在CPLD的应用开发中,应考虑哪些因素? 得 分 23.什么是结构体的结构描述方式?实现结构描述方式的主要语句是哪两个? 得 分 得分 评卷人 复查人 24.以下是低有效异步清零clr、低有效同步复位set、时钟clk下降沿触发的D触发器构造体描述,指出其中的四处错误。 ARCHITECTURE behave OF dff_3 IS BEGIN PROCESS(clk) BEGIN IF clr=1 THEN q=0; ELSIF (clkEVENT AND clk=1) THEN IF set=1 THEN q=1; ELSE q=d; END I

文档评论(0)

zilaiye + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档