275714201EDA及VHDL设计试卷6.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
275714201EDA及VHDL设计试卷6

复核总分 复核人 总 分 题 号 一 二 三 四 五 题 分 10 10 18 32 30 核分人 得 分 得分 评卷人 复查人 1. 在VHDL的端口声明语句中,用( )声明端口为输入方向。 A.IN       B.OUT       C.INOUT      D.BUFFER 2. 在VHDL中,100m属于( )文字。 A.整数       B.以数制基数表示的 C.实数      D.物理量 3. 在下列标识符中,( )是VHDL错误的标识符。 A.Counter_1   B. CouNter_1    C. Counter_-1   D. counter_1 4. 在VHDL中,为定义信号名时,可以用( )符号为信号赋初值。 A.=:       B.:=     C.=        D.= 5. 在VHDL中,IF语句中至少应有1个条件句,条件句必须由( )表达式构成。 A.BIT       B.STD_LOGIC   C.BOOLEAN     D.任意 6. VHDL的块语句是并行语句结构,它的内部是由( )语句构成的。 A.并行和顺序    B顺序   C.并行       D.任意 7. 在自顶向下设计过程中,描述器件总功能的模块一般称为 A.底层设计 B.顶层设计 C.完整设计 D.全面设计 8. 包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程称为( )。 A.设计输入    B.设计处理     C.功能仿真      D.时序仿真 9. 关于CPLD和FPGA,描述不正确的是( ) A.CPLD是复杂的可编程逻辑器件   B.FPGA是现场可编程门阵列 C.FPGA工艺多为SRAM D.CPLD的Pin to Pin延时不可预测 10. QuartusⅡ的矢量波形文件类型是( ) A. .vwf B. .bdf C. .vhd D. .v 得分 评卷人 复查人 11. EDA的设计输入主要包括文本输入方式、图形输入方式和 输入方式。 12. IEEE于1987年将VHDL采纳为      标准。 13. 根据语法规则,在VHDL程序中使用的文字、数据对象、数据类型都需要   。 14. VHDL的结构体部分用来描述设计实体的逻辑结构和  。 15. VHDL的常量是程序中一个 的值,一般在程序前部声明。 16. VHDL的基本描述语句包括 和并行语句。 17. VHDL的子程序有过程和 两种类型。 18. 元件例化是将预先设计好的设计实体作为一个元件,连接到当前设计实体中一个指定的 。 19. 在QUARTUSⅡ集成环境下,执行文本输入设计法,应选择 方式。 20. 在 QUARTUSⅡ的添加硬件对话框中,如果选择 模式,则是适用于Altera公司的可编程逻辑器件模式。 得分 评卷人 复查人 21.在FPGA的应用开发中,应考虑哪些因素? 得 分 22.解释什么是时序仿真? 得 分 23.什么是结构体的行为描述方式?实现行为描述方式的主要语句有哪些? 得 分 得分 评卷人 复查人 24.以下是低有效同步清零clr、低有效同步复位set、时钟clk下降沿触发的D触发器构造体描述,指出其中的四处错误。 ARCHITECTURE behave OF dff_2 IS BEGIN PROCESS(clk,clr,set) BEGIN IF ( clkEVENT AND clk=1) THEN IF clr=1 THEN q=0; ELSIF set=1 THEN q=1; ELSE q=d; END IF; END IF; END PROCESS; END behav

文档评论(0)

zilaiye + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档