一种多通道的数据采集系统的硬件设计与研究.docVIP

一种多通道的数据采集系统的硬件设计与研究 【摘要】ADC0809是一种在工业研究中较常见的模数转换器。本文中介绍了一种将两片ADC0809转换器与一片STC15F2K60S2单片机以及若干外围器件连接起来构成一个多通道的数据采集系统硬件设计方法。本方法最大的特点是能够实现16通道乃至更多通道的实时数据采集，并且成本较低。 【关键词】ADC0809转换器；STC15F2K60S2单片机；多通道数据采集 1.引言 在大部分的测试系统中都会进行数据采集，实现数据精确连续的模数转换。ADC0809是一种在数据采集中比较常见的8路模数转换器。但是如果要实现更多通道数的数据转换的话则比较麻烦，本文旨在通过用两片ADC0809构建一个16通道的数据采集系统，从而满足了多通道A/D转换的要求。 2.主要硬件介绍 （1）ADC0809模数转换器 ADC0809是一种COMS单片型8位逐次逼近式A/D转换器，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型D/A转换器、逐次逼近寄存器、三态输出锁存器等组成。因此，ADC0809可处理8路模拟量输入，且有三态输出能力，既可与各种微处理器相连，也可单独工作。ADC0809数据采集方式有3种：延时，查询，中断。它们在电路连接和程序编写中都有所不同。在设计中可以选择其中的一种或多种，本文中的电路连接采用的是中断方式。ADC0809的A、B、C三个引脚用于选择模拟信号的输入端IN0～IN7中的任意一路，引脚A、B、C选择通道的二进制编码如表1所示。 （2）74LS74触发器 74LS74是一种上升沿触发的边沿触发器，该芯片带有预置和清除端的两组D型触发器，其真值表如表2所示。从表可以看出，要使触发器正常工作，SD端和RD端应同时置于高电平，输出端才能受控于输入端，也可将他们悬空，上电默认为高电平。要想复位或者置位，只需给它一个低电平即可。 （3）74LS373锁存器 74LS373为三态输出的八D透明锁存器，373的输出端1Q～8Q可直接与总线相连。当三态允许控制端OC为低电平时，1Q～8Q为正常逻辑状态，可用来驱动负载或总线。当OC为高电平时，1Q～8Q呈高阻态，既不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端C为高电平时，Q随数据输入端D而变。当C为低电平时，Q被锁存在已建立的数据电平。其真值表如图3所示。 （4）微处理器STC15F2K60S2单片机 本文根据系统设计需求采用宏晶公司开发的STCl5F2K60S2系列单片机，其具有高速、高可靠、低功耗、超强抗干扰等特点，加密性超强，指令代码完全兼容传统8051，但速度快8～12倍。内部集成高精度R/C时钟，5MHz～35MHz宽范围可设置，可彻底省掉外部昂贵的晶振和外部复位电路。3路CCP/PWM/PCA，8路高速10位A/D转换（30万次/秒），内置2K字节大容量SRAM，2组高速异步串行通信端口，1组高速同步串行通信端口SPI，针对多串行口通信、电机控制、强干扰场合。 3.硬件系统设计 本文介绍的采集系统的总体思路是把第一片ADC0809的8位数据线输出口与STC15F2K60S2的一组I/O口（P0.0～P0.7）直接相连，74LS374输出的低3位地址1Q、2Q、3Q加到ADC0809的通道选择端A、B、C，可作为通道编码。STC15F2K60S2的WR与P2.7经过或非门后，可接至ADC0809的START及ALE引脚，RD与P2.7经过或非门后接至ADC0809的OE引脚，ADC0809的EOC经反相后接到STC15F2K60S2的INT0引脚。同理，第二片ADC0809的8位数据线输出口与STC15F2K60S2的另一组I/O口（P1.0～P1.7）直接相连，具体连接方法与第一片ADC0809类似，如图1所示。 ADC0809的内部没有时钟电路，所需的时钟信号必须由外部提供，其要求的时钟频率必须小于640KHz。为了设计方便简单，特借助STC15F2K60S2的时钟信号为ADC0809提供外部时钟信号，其ALE引脚在不访问片外存储器时，可作为对外输出的时钟信号，得到的外部时钟频率为单片机时钟的1/6。为了方便，将两片ADC0809的CLK引脚都与74LS74的2Q引脚相连，将1CLK引脚直接与STC15F2K60S2的ALE引脚相连，共同使用单片机的时钟脉冲。 ADC0809工作时将三态允许控制端OC置为低电平，使输出端1Q～8Q为正常逻辑状态。P2.7（地址总线最高位A15）可作为A/D转换的启动开关，P2.7为低电平有效。在启动A/D转换时，可由写信号WR和P2.7控制ADC0809的地址锁存和转换启动。而在读取转换结果时，则由读信号RD和P2.7控制ADC0809的OE信号。输入3位地址A、B、C