SOC结课论文.doc

SOC设计原理结课论文 基于FPGA彩灯控制器 姓名：潘晨 班级：B10212 学号：20104020428 摘要 21世纪，电子技术迅猛发展，高薪技术日新月异。传统的设计方法正逐步退出历史的舞台，取而代之的是基于EDA技术的芯片设计技术，它正在成为电子系统设计的主流。大规模可编程器件现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD是当今应用最广泛的两类可编程专用集成电路。 近年来，EDA技术高速发展使现代电子产品向着功能多样化，体积最小化，功耗最低化的方向发展。它与传统电子产品在设计上的显著优势就是：第一大量使用大规模可编程逻辑器件，以提高产品性能，缩小产品体积，降低功耗；第二是广泛运用现代化计算机技术，以提高电子设计自动化程度，缩短开发周期，提高产品的竞争力。 众所周知，彩灯、流水灯、装饰灯等在日常生活和商业都有极其广泛的应用。具有很高的商业价值和研究价值。而对于越来越变化多端要求极高的灯饰行业， 相对传统的单片机来说，FPGA的性价比越来越高，功能强大，能轻松的完成对彩灯的控制。 本题目基于FPGA技术设计彩灯控制器。初步实现了FPGA技术在灯饰行业的简单应用，为深入提供了一些有价值的参考资料。 关键词：CPLD EDA 彩灯控制器 时序模块 清零信号 状态机 1 设计要求： 设计一个十六路彩灯控制器，6种花型循环变化，有清零开关，并且可以选择快慢两种节拍。 2 设计方案： 根据系统设计要求可知，整个系统共有三个输入信号：控制彩灯节奏快慢的基准时钟信号CLK_IN，系统清零信号CLR，彩灯节奏快慢选择开关CHOSE_KEY；共有16个输出信号LED[15..0]，分别用于控制十六路彩灯。 据此，我们可将整个彩灯控制器CDKZQ分为三大部分：时序控制电路SXKZ和显示控制电路XSKZ。 本题目还用原理图来完成顶层文件，对于比较简单的、子模块较少的题目，建议顶层模块使用原理图，会比较直观。而对于比较复杂、子模块较多的题目，使用文本元件例化，会更简洁清晰。如用原理图完成顶层文件连线如图所示。 本题目是采用文本元件例化来完成的。 彩灯控制器的组成原理图 3 VHDL源程序 （1）时序控制器：SXKZ.VHD library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; --库函数声明 entity sxkz is --实体声明 port( chose_key:in std_logic; --速度控制按钮 clk_in:in std_logic; --输入时钟信号 clr:in std_logic; --复位信号 clk:out std_logic --改变后的时钟信号 ); end entity; architecture art of sxkz is --结构体声明 signal cllk:std_logic; begin process(clk_in,clr,chose_key)is --进程 variable temp:std_logic_vector(0 to 2); --定义一个变量 begin if clr=1 then cllk=0;temp:=000; --复位初始化 elsif rising_edge (clk_in) then if chose_key=1 then --按键按下，高速时 if temp=011 then --输出时钟信号T为输入信号的 temp:=000; --8倍 cllk=not cllk; else temp:=temp+1; end if; else if temp=111 then --按键没按下，低速时 temp:=000; --输出时钟信号T为输入信号的 cllk=not cllk; --16倍 else temp:=temp+1; end if; end if; end if; end process; clk=cllk; end art; 生成的元器件符号SYMBOL: 波形仿真： (输入信号) (输出波形) （2）显示控制电路的VHDL源程序：XSKZ.VHD library ieee; use iee