循环冗余校验编码(CRC).docVIP

EDA专用周实训报告 课题：循环冗余校验编码（CRC） 组员： 指导老师： 前言 EDA（电子设计自动化）技术是现代电子工程领域的一门新技术，它提供了基于计算机和信息技术的电路系统设计方法。EDA技术的发展和推广应用极大地推动了电子工业的发展。随着EDA技术的发展，硬件电子电路的设计几乎可以完全依靠计算机来完成，这样就大大缩短了硬件电子电路设计的周期，从而使制造商可以快速开发出品种多、批量小的产品，以满足市场的需求。EDA教学和产业界的技术推广时当今世界的一个技术热点，EDA技术是现代电子行 业中不可缺少的一项技术。CRC（Cyclic Redundancy Check 循环冗余校验码是常用的校验码，在早期的通信中运用广泛，因为早期的通信技术不够可靠（不可靠性的来源是通信技术决定的，比如电磁波通信时受雷电等因素的影响），不可靠的通信就会带来‘确认信息’的困惑，对通信的可靠性检查就需要‘校验’，校验是从数据本身进行检查，它依靠某种数学上约定的形式进行检查，校验的结果是可靠或不可靠，如果可靠就对数据进行处理，如果不可靠，就丢弃重发或者进行修复。 一：实验目的 4 二：实验内容 4 三：实验步骤 4 四：实验原理 5 1．CRC 校验码介绍 5 2. 硬件电路的实现方法 6 五：程序设计………………………………………………………7 六：专用周总结 12 一：实验目的 1：学习CRC 编码基本流程, 学会调试循环冗余校验码编码程序。 2：掌握CRC 校验码的编码原理，重点掌握按字节（Byte）编码方法。 3：学习用FPGA设计一个数据通信中常用的数据检测模块——循环冗余校验CRC模块，熟悉理解CRC的检测原理。 二：实验内容 本实验的内容是设计循环冗余校验CRC模块。利用Quartus2完成设计、仿真等工作，最后在Smart SOPC实验箱上进行硬件测试和分析。通过KEY1~KEY3输入信息，并显示于数码管1~3，接收到的数据显示于数码管4~6，CRC校验码显示于数码管7/8。按KEY4加载要发送的信息，由LED2指示其状态；KEY5为复位键，由LED1指示，数据接收状态由LED3（完成）和LED4（出错）指示，数据的输入、输出显示等操作由本实验提供的一个测试模块（crc5_test）完成，用户可以自行分析该测试模块。这里主要介绍CRC模块的设计。 三：实验步骤 1：启动Q uartus2建立一个空白工程，然后命名为crc5.pqf。 2：建立VerilogHDL源程序文件crc5.v.，写出程序代码并保存（完整的VerilogHDL程序参考清单），进行综合编译。若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。 3：建立波形仿真文件并进行仿真验证，分析其运行最高时钟频率。 4：将光盘中EDA_Component目录下的crc5_test. bsf、crc5_ test.v拷贝到工程目录。 5：自行设计按键及数码管显示程序然后编译直至没有发现错误。 6：选择目标器件并对相应的引脚进行锁定。 7：将crc5_ top. bdf 设置为顶层实体，对该工程文件进行全程编译处理。 8：硬件连接，下载程序。 9：通过KEY1~KEY5进行操作，观察数码管和发光二极管的状态，取几个数计算验证。 四：实验原理 1．CRC 校验码介绍 CRC 校验的基本思想是利用线性编码理论，在发送端根据要传送的k 位二进制码序列，以一定的规则产生一个校验用的监督码（CRC 码）r 位，并附在信息后边，构成一个新的二进制码序列数共 k+r 位，最后发送出去。在接收端，则根据信息码和CRC 码之间所遵循的规则进行检验，以确定传送中是否出错。 16 位的CRC 码产生的规则是先将要发送的二进制序列数左移16 位（乘以216）后，再除以一个多项式，最后所得到的余数既是CRC 码。求CRC 码所采用模2 加减运算法则，既是不带进位和借位的按位加减，这种加减运算实际上就是逻辑上的异或运算，加法和减法等价，乘法和除法运算与普通代数式的乘除法运算是一样，符合同样的规律。接收方将接收到的二进制序列数（包括信息码和CRC 码）除以多项式，如果余数为0，则说明传输中无错误发生，否则说明传输有误。 2、实现方法： CRC码是由两部分组成，前部分是信息码，就是需要校验的信息，后部分是校验码，如果CRC码共长n个bit，信息码长k个bit，就称为 n,k 码。 它的编码规则是： 首先将原信息码 kbit 左移r位 k+r n 运用一个生成多项式g x （也可看成二进制数）用模2除上面的式子，得到的余数就是校验码 多项式除法，可用除法电路来实现。除法电路的主体由一组移位寄存器和模2加法器 异或单元 组成。以CRC-ITU为例，它由16级移位寄存器和3个加法器组成，见下图