原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
八十七年度「VLSI系统设计」教育改进计画课程名称VLSI系统设计执行
八十七年度「VLSI系統設計」教育改進計畫 課程名稱：VLSI系統設計 執行單位：交通大學 資工系 授課老師：張明峰 副教授 mfchang@.tw 課程規劃目標 VLSI設計所需之基本觀念。特別針對cell-based之VLSI設計流程作完整的介紹，並以連慣性的實驗配合課程。 教科書 Neil Weste and Kamran Eshraghian, ‘Princeples of CMOS VLSI Design’ 課程大綱 1. Verilog HDL 2. A Core RISC Microcontroller 3. Introduction to CMOS Circuits 4. MOS Transistor Theory 5. CMOS Processing Technology 6. Circuit Characterization and Performance Estimation 7. CMOS circuit and logic design 8. CMOS Design Methods 9. CMOS Subsystem Designs 10. CMOS Testing 實驗規劃 1. Verilog: Combinational and Sequential Circuits 2. Verilog: FSM machines 3. A RISC Microcontroller 4. Verilog code Refinement for ALU 5. Logic Synthesis 6. Gate-level Simulation 7. I/O cells Placement 8. Floorplan, Placement, and Routing 實驗室規劃及管理 目前交大資工系在VLSI設計教學所使用之軟硬體設備包含 Workstatons 集中放置於本系計算機中心，由所有教學課程共同使用。此一課程獲教育部補助之工作站，由VLSI相關課程優先使用 。 Cadence Opus Synopsys Design Complier Xilinx Foundation Series HSPICE 非國定假日，實驗室都開放，並有專任助理負責管理。 學生實驗成果 我們完成了Verlog HDL講義，上課投影片講義，以及實驗講義各一份。講義放在.tw/course/vlsi.html。在教學成果方面，上學年度共計有碩士班研究生36人及大學部學生13人選修過本課程。其中大四學生因為畢業的關係，修課週數較少，都只完成實驗一至實驗七，而沒有足夠時間進行實驗八。約有半數（六組）碩士班研究生完成實驗八，其餘研究生則因實驗九程序複雜而放棄，因此實驗八講義內容有必要進一步加以充實。部份學生的成果放在 .tw/pub/CSIE/course/vlsi/vlsi-proj/1998/ * * * *
文档评论（0）