第三章组合逻辑详细分析.pptVIP

* * * 第三章 习题 P179 题3.2 题3.4 P180 题3.6 P181 题3.9 P182 题3.13 P183 题3.23 P184 题3.27 题3.28 例3.3.15：七位二进制数比较器。（采用两片74LS85） “1” 必 接 好 （A B）L （A B）L A B A B A B A1 B1 A0 B0 A3 B3 A2 B2 （A B）L 74LS85 （A B）L （A B）L A B A B A B A1 B1 A0 B0 A3 B3 A2 B2 （A B）L 74LS85 1 2 a3 a2 a1 a0 a6 a5 a4 A b3 b2 b1 b0 b6 b5 b4 B 高位片 低位片 例3.3.16：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： 1 三个数是否相等。 2 若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，然后A与C比较，若A B A C，则A B C；若A BA C，则A最大；若A B A C，则A最小。 可以用两片74LS85实现。 A B C A最大 A最小 （A B）L （A B）L A B A B A B C1 C0 C3 C2 （A B）L （A B）L （A B）L A B A B A B B1 B0 B3 B2 （A B）L 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 例3.3.17:比较两个八位二进制数的大小 I A B 只是一控制信号，并不参与产生Y（A B）!! 3.3.5 加法器-构成算术运算器的基本单元 一、一位加法器 1. 半加器，不考虑来自低位的进位，将两个一位的二进制数相加 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 半加和 向高位的进位 如果想用与非门组成半加器，则将上式用变换成与非形式： 画出用与非门组成的半加器。 2. 全加器：将两个一位二进制数及来自低位的进位相加 输 入 输 出 CI A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 74LS183 明白一点， 可以吗？ 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 全加和 向高位的进位 画出全加器的逻辑电路图（异或门）： 逻辑符号 二、多位加法器 串行进位加法器（模仿手工计算方式） 优点：简单 缺点：慢 Why？ 4位串行进位加法器 首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号Ci是两 个加数第i位以前各位 （0 ~ i-1）的函数， 可在相加前由A,B两数确定。 （CO）i＝AiBi＋（Ai＋Bi）（CI）i 优点：快，每一位 的和及最后的进位基本同时产生 缺点：电路复杂 在加法运算前，根据进位COi是Ai-1,Ai-2,......,A0及Bi-1,Bi-2,......, B0的函数关系得到每个位的进位CIi，这样一次就可以完成整个加法运算。 COi AiBi+ Ai+Bi CIi 令 Gi AiBi，Pi Ai+Bi 则 COi Gi+PiCIi Gi+PiCOi-1 分析： COi Gi+PiCOi-1 Gi+Pi Gi-1+Pi-1COi-2 . Gi+PiGi-1+PiPi-1Gi-2+ . . . +PiPi-1 . . . P1G0+PiPi-1. . .P0C0 4位超前进位加法器74LS283的逻辑图 只需经过三级门电路的延迟时间，等价于1位全加器的时间延迟。 例3.3.18 ：试用两片4位超前进位加法器74LS283构成一个8位加法器。 解：低位芯片的高位进位输出端接高位芯片的低位进位输入端。 高位 低位 三、用加法器设计组合电路 基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 例3.3.19：将BCD的8421码转换 为余3码 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0