八位可逆进位器.doc

东北大学秦皇岛分校计工学院 计算机组成与结构课程设计 设计时间 2015.12.28~2016.1.8 课程设计任务书 专业：：学生姓名（签名）： 设计题目： 一、设计实验条件 808实验室 二、设计任务及要求表1 直接寻址 19 SUBC A,MM 算术运算指令 从累加器A中减去MM地址的值，减进位 直接寻址 29 MOV A,R? 逻辑运算指令 将寄存器R?的值送到累加器A中 直接寻址 34 MOV @R?, A 逻辑运算指令 将累加器A的值送入间址存储器中 间接寻址 模型机硬件设计： 题目：模型机硬件设计 主存地址寄存器MAR设计 MAR是主存和CPU之间的接口，可以接收由程序计数器（PC）的指令地址或来自运算器的操作数的地址，以确定要访问的单元。 4、前言 通过课程设计更好理解课程内容和计算机硬件的工作原理，强化知识的综合运用能力和自己的动手能力，通过小组的合作，锻炼我们的团队意识，通过自己独立完成自己负责的部分，也锻炼了我们的独立工作能力，积累了经验，通过学习运用VHDL进行FPGA/CPLD设计，掌握了EDA的设计和模拟调试工具的使用。 三【系统设计】 模型机逻辑框图（整机逻辑框图、芯片引脚及CPU逻辑框图如下图1、图2、图3所示） 图1 2指令系统设计 指令类型及寻址方式见表1。 3微操作控制信号 1、XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指外设读数据。 2、EMWR：程序存储器EM写信号。 3、EMRD：程序存储器EM读信号。 4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。 5、 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD 决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 6、 IREN：将程序存储器EM读出的数据打入指令寄存器IR。 7、 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 8、 ELP：PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。 9、 FSTC：进位置1，CY=1 10、FCLC：进位置0，CY=0 11、MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12、MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13、OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 14、STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 15、RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 16、RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 17、CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 18、FEN：将标志位存入ALU内部的标志寄存器。 19、WEN：将数据总线DBUS的值打入工作寄存器W中。 20、AEN：将数据总线DBUS的值打入累加器A中。 21-23: X2~ X0：X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 24-26: S2~ S0：S2、S1、S0三位组合决定ALU做何种运算。 指令执行流程 编号 助记符 功能 机器码 周期总数CT 节拍数 微操作 控制信号 0 _FATCH_ 取指令 000000XX 010 T0 PC→MAR PCOE MAREN T1 EM→W EMEN EMRD WEN T2 W→IR PC+1-PC IREN 5 ADD A, R? 将寄存器R?的值加入累加器A中 000100XX 100 T3 R?-W RRD,X2~X0,WEN T4 ALU(A+W)-DBUS DBUS-A S2~S0=000,X2~X0,AEN,CN=0,FEN 19 SUBC A, EM 从累加器A中减去间址存储器的值,带进位 010010XX 111 T3 PC-MAR PCOE,MAREN T4 EM-MAR PC+1-PC EMEN,EMRD, MAREN T5 EM-MAR EMEN,EMRD, MAREN T6 EM-W EMEN,EMRD, WEN T7 ALU(A-W)-DBUS DBUS-A S2~S0=101,X2~X0,AEN,CN=1,FEN 29 MOV A，R? 将R?中的值送入A中 011100XX 100 T3 R?-W RRD,X2~X0,WEN T4 W-A AEN 34 MOV@ R?, A 将累加器A的值送入间址