第2章 第2(备份).doc

第二章 80X86/Pentium 微处理器 §2.2 8086/8088 CPU引脚及功能 总体概况： （1）8086/8088均为40条引脚、双列直插封装（DIP）； （2）8088的对外数据总线宽度为8位，8086为16位； （3）8086/8088地址总线均为20条，寻址范围为1M； （4）都可构成单CPU工作模式与多CPU工作模式； （5）引脚广泛采用了复用技术：一是分时复用，即同一个引脚在不同的始终周期内具有不同的功能；二是按工作模式复用，即同一引脚在不同工作模式下具有不同功能。 2.2.1 8088 CPU引脚功能 （1）AD7~AD0，地址/数据总线（Data/Address Bus）； 作用：在总线周期的T1状态，作为地址总线的低8位（A7~A0）; 在总线周期的其它状态，作为数据总线（D7~D0）。 特点： 双向、三态； 分时复用； DMA方式时，为高阻态。 A8~AD15，8条地址总线； 特点： 输出、三态； DMA方式时，为高阻态。 A19/S6 ~ A16/S3，地址/状态线（Address/Status）; 作用：① 在总线周期的T1状态，当访问内存时作为地址总线的高4位（A16~A19）;当访问I/O口时，没有作用，一直为低电平。 ② 在总线周期的其它状态，输出状态信号，其中S6总是输出低电平，表示目前CPU连在总线上；S5表示可屏蔽中断允许标志；S4 S3表示的意义见教材P42的表2-2所示。 特点： 输出、三态； 分时复用；其复用方法见教材P42; DMA方式时，为高阻态。 （2）ALE，地址锁存允许信号（Address Latch Enable）; 作用与描述见教材P42; 特点： 输出、高电平有效； DMA方式时，不为高阻态。 （3）NMI，非屏蔽中断请求信号（Non Maskable Interrupt）； 作用： 是上升沿触发的非屏蔽中断请求信号，不能用软件屏蔽该中断请求。只要从该引脚接收到一个上升沿（要求高电平持续两个时钟周期以上），CPU内部就会将该信号锁存起来，CPU在执行完当前指令后暂停当前程序的执行而转向相应的中断处理程序。 特点： 输入信号，上升沿有效； （4）INTR，可屏蔽中断请求信号（Interrupt Request）； 作用：CPU从此引脚接受微机系统发出的各种可屏蔽的硬件中断请求信号，平时没有可屏蔽的硬件中断请求信号时，该引脚为低电平。若该引脚为高电平，且CPU内部的中断允许标志IF=1时，则CPU在执行完当前指令后暂停当前程序的执行而转向相应的中断处理程序；若该引脚为高电平，但CPU内部的中断允许标志IF=0时，则CPU不理睬（不响应）该中断请求而继续执行当前程序。 特点：输入信号，高电平有效； ，中断响应信号（Interrupt Acknowledge）； 作用： 当CPU响应可屏蔽的外部中断请求后，从此引脚向提出中断请求的设备回答信号（低电平）。外部设备可以用此信号作为读取中断向量码的选通信号（见下图）。 特点：输出信号，低电平有效；三态； （5）IO/M，外设/存储器访问控制信号（Input Output/Memory）; 作用：用来控制CPU是访问外部设备还是访问内存；当该引脚输出高电平时，CPU访问外部设备；当该引脚为低电平时，CPU访问内存。 特点：输出信号，低电平有效；三态；DMA方式时，为高阻态。 WR，写控制信号（Write）; 作用：用来控制CPU向外部设备或者内存传送数据；到底是向外部设备还是向内存写数据，则由IO/M来确定。 特点：输出信号，低电平有效；三态；DMA方式时，为高阻态。 RD，读控制信号（Write）; 作用：用来控制CPU从外部设备或者内存读取数据；到底是从外部设备还是从内存读数据，则由IO/M来确定。 特点：输入信号，低电平有效；三态；DMA方式时，为高阻态。 （6）HOLD，总线保持请求信号（Hold）; 作用：当DMA (Direct Memory Acess)操作或者外部处理器要求占用总线时，通过此引脚向CPU提出申请，要求CPU让出对总线的控制权。 特点：输入信号，高电平有效； HLDA，总线请求响应信号（Hold Acknowledge）; 作用：当CPU同意让出对总线的控制权时，输出HLDA信号作为响应，通知先前的总线请求设备可以使用总线了。 特点：输出信号，高电平有效； HOLD与HLDA信号的配合见下图所示： 在CPU让出总线控制权后，其所有具有“三态”的引脚都进入高阻态（浮空）； 当外部处理器用完总线后