第三章参考答案5版).doc

第三章参考答案 [1题] 设有一个具有20位地址和32位字长的存储器，问： 该存储器能存储多少个字节的信息？ 如果存储器由512K×8的 SRAM芯片组成，需要多少片？ 需要多少地址作为芯片选择？ [解] 该存储器能存储220×32=220×22×8=222×8=4MB （1024K×32）/（512K×8）=（1024/512）×（32/8）=2×4=8（片） 需要1根地址线作为片选。 [2题]已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机允许的最大主存空间，并选用模板块结构形式，问： 若每个模板块为16M×64位，共需要几个模板？ 每个内存条共有多少片DRAM？ （3）主存共需多少片DRAM？CPU如何选择各模块板？ [解]： ２26×64=26×220×64=64M×64=（64×1024K）×64 需要的板的块数=（64/16）×（64/64）=4（块） 每个内存条需要的4M×8位的芯片数 =（16/4）×（64/8）=32（片） 每个主存需要4X32=128（片）DRAM 板内地址为A0～A23，每个板需要一个片选，共需4个选择信号，所以用2-4译码器，即A24～A25作为译码地址线输入，产生4个板选信号。 [3题]用16K×8位的DRAM芯片构成64K×32位存储器，要求： 画出该存储器的组成逻辑图。 （2）设存储器读/写周期为0.5μs，CPU在1μs内至少要访问内存一次，试问采用哪种刷新方式比较合理？两次刷新最大时间间隔是多少？全部刷新一遍所需要的实际刷新时间是多少？ （1） （64K×32）/（16K×8）=（64K/16K）×（32/8） =4（组容量扩展）×4（片堆叠） （2）CPU要1μ内访问内存一次（频繁）整个存储器的平均读写与单个存储芯片的读写周期差不多，采用分散刷新方式比较合适。 16K采用128×128阵列，设刷新最大时间间隔为2ms=2000μS则刷新时间间隔 为2000/128=15.6μS,所以刷新信号周期可取15μS. 刷新一次所用时间为128*15=1920μS=1.92mS [4题]有一个1024K×32位的存储器，由128 K×8位的DRAM芯片组成。问： 总共需要多少DRAM芯片？ （2）此存储体组成框图。 （3）采用分散刷新方式，如果单元刷新间隔不超过8 mS，则刷新周期（一行）是多少？ 解： 需要(1024K/128K) ×(32/8)=8(组)×4(片堆叠)=32(片) （2）存储器组成框图 (3)新周期即单芯片刷新时间间隔 128K=27×210=217=28×29=256(行) ×512(列) 刷新周期=8mS/256=8000μS/256=31.25μS [5题]要求用256K×16位SRAM芯片设计1024K ×32位的存储器，SRAM芯片有两个控制端：当=0 有效选中该片，当执行读操作，执行写操作。 解： 需要(1024K/256K) ×(32/16)=4(组字扩展) ×(2片位扩展) [6题] 用32K×8的 EPROM 组成128K×16位的只读存储器，试问： 数据寄存器多少位？ 地址寄存器多少位？ 总共需要多少片 EPROM芯片？ 画出此存储器组成框图。 解： 数据寄存器16位 地址寄存器17位 共需要(128K/32K) ×(16/8)=(4组字扩展) ×(2片位扩展)=8(片) (4)存储器框图 [7题] 某计算机中,已知配有一个地址空间为0000H~3FFFH的ROM区域.现在再用一种 RAM芯片(8K×8)形成40K×16的RAM区域,起始地址为6000H. 假设 RAM芯片有片选和信号控制, CPU的地址总线为 A15-A0,数据总线为 D15-D0,控制信号为 R/W(读/写), (访存),要求: 画出地址译码方案. 将 ROM与RAM同CPU连接. 解: ROM------0000~3FFFH 片内地址需要A0~A13 14根地址线. RAM------(40K/8K) ×(16/8)=5(组字扩展) ×2(片位扩展) 片内地址需要A0~A12 13根地址线 8. 设存储器容量为64M,字长为64位