《组合逻辑电路设计》教学设计.doc

[组合逻辑电路的设计] 教学设计 教学目的 知识目标： 1、进一步熟悉组合逻辑电路的一般一般一般 图1 表1 解题范例： 分析步骤： A．写出输出逻辑函数表达式为 。 B．列出逻辑函数的真值表。将输入A、B、C取值的各种组合代入逻辑表达式中，求出输出Y的值。由此可列出表1所示的真值表。 C．逻辑功能分析。由表1可看出：在输入A、B、C三变量中，有奇数个1时，输出Y为1，否则Y为0，因此，图1所示电路为三位判奇电路，又称为奇校验电路。 （2）分析图2逻辑电路的逻辑功能,要求如下： A．写出逻辑表达式 B．列真值表 C. 说明其逻辑功能。 图2 解题范例： 分析：此题给出了逻辑图，输入变量A、B，输出变量Y。根据逻辑图的五个或非门可以写出逻辑表达式。把输入变量的各组取值代入逻辑表达式可分别计算出输出变量的值，就得到真值表（表2）。分析真值表可以得到逻辑功能。 A. 逻辑表达式及化简： B．真值表 A B Y 0 0 1 0 1 0 1 0 0 1 1 1 表2 C． 功能分析：相同得1，相异得0。是因此同或门。 二、组合逻辑电路的一般设计方法 1、组合逻辑电路的一般设计目的 根据给定的实际逻辑功能，找出实现该功能的逻辑电路。 组合逻辑电路的设计步骤与组合逻辑电路的分析步骤相反。 2、组合逻辑电路具体设计步骤 （1）对命题进行分析，找出该逻辑问题的输入变量和输出变量，并做出逻辑表示方法的规定。 （2）根据输入变量和输出状态之间的对应关系列真值表。 （3）根据真值表写出逻辑表达式并化简。 （4）根据最简表达式画逻辑电路图。 3、例题 （1） 设计A、B、C三人表决电路，A具有否决权。 设计一个三人投票的表决电路，当表决某个提案时，多数人同意，提案通过，同时A具有否决权，用与非门实现。设A，B，C三个人，表决同意用1表示，表决不同意用0表示。Y表示表决结果，提案通过用1表示，通不过用0表示。同时考虑A具有否决权。要求： 1）列真值表 2）写出逻辑表达式并化简 3）画出逻辑图。 解题范例： 根据题意，输入变量为A、B、C，按二进制从小到大排列，输出为Y，A、B、C中如果有两个(含A)或三个变量为1时，Y = 1；A、B、C中有两个或三个为0时，Y = 0。真值表如下： 逻辑表达式化简后可得：Y=AC+AB 将上式用与非门表示： 逻辑图如下： 设计的三人表决逻辑电路图能实现三人表决，且A具有否决功能要求。 （2）、设计故障指示电路 设计一个故障指示电路，要求满足以下重要条件： 1）两台电动机同时工作，绿灯亮； 2）其中一台电动机发生故障时，则黄灯亮； 3）两台电动机都发生故障，则红灯亮。 解题范例： ① 分析命题后可知，本题应有两个输入变量，三个输出函数。 设两台机器A、B，有故障为“1”，反之为“0”；输出函数G、Y、R分别代表绿灯、黄灯和红灯，灯亮为“1”，反之为“0”。 ② 根据题意列真值表（见表3）。 ③ 根据真值表写出逻辑表达式，并化简： G=A B ，Y=A B+A B ， R=AB ④ 画逻辑图（见图3）。 表 3 图 3 (3)、设计加法器 在数字系统中，除了逻辑运算外，还有数值的算术运算，加法是最基本的运算。在计算机中，加、减、乘、除等运算都可按一定运算规则转换成加法运算。下面由同学们一起设计加法器。 能完成加法运算的基本电路有半加器和全加器。 1）半加器的概念：不带低位向本位进位的加法运算器叫半加器。 2）设计一位二进制半加器的电路。 解题范例： 分析命题后可知，本题应有两个输入变量，即设被加数A，加数B；两个输出函数，即本位之和S，向高位进位C，则半加器的真值表为表4所示。 表4 图4 根据真值表可得逻辑表达式：S＝A+B＝AB C＝AB 根据一位二进制半加器逻辑表达式画出其逻辑电路图（见图4a）。可见用异或门和与门能实现一位二进制半加器的功能。 半加器图形符号见图4b。图中∑是加法器的符号，CO为进位输出符号。 3）全加器的概念：考虑了低位向本位进位后的加法器是全加器。 解题范例： 分析命题后可知，本题应有三个输入变量，即设被加数为Ai ，加数为Bi ，低位来的进位为Ci ；两个输出函数，即本位之和为Si ，向高位进位为Ci ，则全加器的真值表为表5所示。 分析表5全加