电子设计自动化第6章VHDL的描述语句与描述风格.ppt

6.1 顺序执行语句 6.2 并发执行语句 6.3 VHDL的描述风格 6.4 其他语句和说明 6.5 实训 习题  6.1.1 赋值语句　　在进程、子程序中的赋值语句包括变量赋值语句与信号赋值语句两种。变量赋值与信号赋值虽然都是在顺序语句中，但赋值的过程有不同之处。变量具有局部特征，它的赋值是立即发生的，是一种时间延迟为零的赋值行为。信号具有全局性特征，它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号进行实体间通信。信号在顺序语句中的赋值不是立即发生的，它发生在一个进程结束时或子程序调用完成以后。信号的赋值过程总有一定的延时，它反映了硬件系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入/输出端口或一个D触发器等。变量赋值与信号赋值的语法格式如下： 　　变量赋值目标:=赋值源；　　信号赋值目标=赋值源；　　在进行赋值时，如果对同一个信号赋值多次，则在进程结束时信号的值为最后一个赋值源的值。在该进程中所有用到该信号的表达式中，该信号的值都是以最后一个赋值源的值参与运算的，不管该表达式出现在进程的什么位置。但是对于变量，在对变量赋值后，变量的值立即改变，下面用到该变量的值时就以新赋值的赋值源参与运算。 　　在VHDL语言中，变量或信号的赋值是强制类型赋值，如果赋值目标与赋值源的类型、长度不一致是不能进行赋值