第1章引论解析.ppt

1 ITRS国际半导体技术蓝图 功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。 More Than Moore 功率器件 功率系统集成芯片 (Power SoC or SiP) 四、集成电路发展面临的问题 1、基本限制 如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至少应满足 ES 4kT = 1.65×10 -20 J。当沟道长度为 0.1 ?m 时，开关能量约为 5×10 -18 J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大于这个数值。 2、器件与工艺限制 3、材料限制 硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。 4、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。 1.3 集成电路制造的基本工艺流程 器件设计 芯片制造 封装测试 电路设计 材料制备 Crystal Growth 单晶生长 2. Single Crystal Ingot 单晶硅锭 Crystal Trimming and Diameter Grind 单晶去头和径向研磨 Flat Grinding 定位边研磨 Wafer Slicing 硅片切割 6. Edge Rounding 倒角 7. Lapping 粘片 8. Wafer Etching 硅片刻蚀 9. Polishing 抛光 Wafer Inspection 硅片检查 Slurry Polishing table Polishing head Polysilicon Seed crystal Heater Crucible 硅片制备 88 die 200-mm wafer 232 die 300-mm wafer Silicon substrate drain Silicon substrate Top protective layer Metal layer Insulation layers Recessed conductive layer Conductive layer 横向加工：图形的产生与转移（又称为光刻，包括曝光、 显影、刻蚀等） 纵向加工：掺杂（扩散、离子注入）、 薄膜制备（热氧化、蒸发、溅射、CVD 等） 芯片制造 涂光刻胶（正） 选择曝光 热氧化 SiO2 一、 PN 二极管的制造工艺流程 N 去胶 掺杂 显影（第 1 次图形转移） 刻蚀（第 2 次图形转移） N P 镀铝膜 光刻铝电极 CVD 淀积 SiO2 膜 光刻接触孔 二、典型的双极型集成电路工艺流程 衬底制备 热氧化 隐埋层光刻 隐埋层扩散 外延淀积 热氧化 隔离光刻 隔离扩散 热氧化 基区光刻 基区扩散 再分布及氧化 发射区光刻 （背面掺金） 发射区扩散 氧化 接触孔光刻 铝淀积 反刻铝 铝合金 淀积钝化层 压焊区光刻 中测 衬底制备、热氧化、第 1 次光刻、隐埋层扩散 杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为 As 。 对于模拟电路，典型的外延层电阻率?epi = 0.5~5?cm，厚度 Tepi = 7 ~ 17 ?m。 　　外延层淀积、热氧化 对于数字电路，典型的外延层电阻率?epi = 0.2 ?.cm，厚度Tepi = 3 ~ 7 ?m； 第 2 次光刻、 隔离扩