差分编码器设计和频小信号放大器的设计.doc

专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率fm=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz2Δf0.750kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真 课题一 课程设计报告内容索引 内容 页码 1、课程设计题目…………………………………………… 5 2、主要技术指标（电路功能及其精度等）………………　5 3、方案论证及选择…………………………………………… 5 4、系统组成框图…………………………………………… 8 5、单元电路设计及说明…………………………………… 9 6、总体电路图…………………………………………… 10 7、元器件列表……………………………………………… 10 8、总结…………………………………………………… 10 9、参考文献……………………………………………… 11 课程设计题目 差分编码器设计 要求：码发生器输出n=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理：??????? DQPSK（Differential QuadriPhase-Shift Keying， 差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。 2、原理图： 方案二 基本原理： 用555定时器组成多谐振荡器作为脉冲信号源，经过移位寄存器（又４个Ｄ触发器组成）与异或门连接产生的ｍ序列，再加到ＪＫ触发器上，从而形成编码器。由此输出差分码，由于ＪＫ触发器的原理可知当差分码为０时保持，差分码为１时翻转，恰好符合差分编码，而差分编码就是利用了ＪＫ触发器的这一特性。 原理图： 因为方案二原理简单易懂，焊接相对较简便，所以采用方案二。 系统组成框图 五、单元电路设计及说明 我们选择了JK触发器的原理，将555输出的码同时连接到74LS112的2、3管脚上，形成了异或原理。即输出码a与Q的异或。 555电路构成多谐振荡器 六、总体电路图 七、主要元件清单 元器件名称 数目 电阻８２０Ω １ 电阻６.８Ｋ １ 电容１０ｎＦ ２ ５５５芯片 １ ７４ＬＳ１７５Ｎ芯片 １ ７４ＬＳ８６Ｎ芯片 １ ７４ＬＳ１１２Ｄ芯片 １ 八、总结 通过本次设计,我们熟悉了课本中NE555基本原理和扩展用途. 以及计数，译码显示等功能的实现，加深了对课本知识的理解，打下了坚实的理论基础。 这一周我们分工合作，经过找资料、确定方案、电路焊机、验收调试，最后总算完成了任务。这次的动手操作时我们坚强了对理论知识的运用 九、参考文献 【1】《通信原理教程》 主编：樊昌信 【2】《现代通信原理》 主编：沈保锁，侯春萍 【3】《电子技术基础·数字部分》 第五版 主编：康华光