7.3 存储器扩充.pptVIP

存储器的扩展 位数的扩充： 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 位扩充 容量（字）的扩充 存储器的容量和地址线的条数有关，组成大容量的存储模块时，需要用多块芯片进行容量的扩充。 芯片的地址线通常应全部与系统的低位地址总线相连。 寻址时，这部分地址的译码是在存储芯片内完成的，称为“片内译码” 片内译码 存储芯片片选端的译码 利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围 这种扩充简称为“地址扩充”或“字扩充” 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将高位地址线进行译码后与存储芯片的片选端相连来实现 地址扩充（字扩充） 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 常用的4:16译码器：74LS154 门电路译码 译码器74LS138 74LS138的功能表 全译码 全译码：所有的系统地址线均参与对存储单元的译码寻址，包括 片内译码：低位地址线对芯片内各存储单元的译码寻址 片选译码：高位地址线对存储芯片的译码寻址 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 CPU地址总线为16位，存储器由8片容量为8KB的芯片构成时，采用全译码法寻址32KB。 ⑶部分译码 部分译码：只有部分高位地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB ⑷线选译码 线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复（一个存储单元对应多个存储地址） 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。 8 位微机系统中存储器组成 8 位CPU的地址总线为 16 位， 它的 64 K存储空间同属一个单一的存储体，即存储体为 64 K×8 位。 在 8 位CPU组成的微机系统中，CPU可以访问的存储器地址空间为 64 K，地址范围为 0000H~FFFFH。 内存储器由ROM和RAM两大模块组成，而RAM又分为系统区(监控程序或操作系统占用的内存区域)和用户区。组成存储器时，要根据CPU的特点合理安排ROM模块的地址范围和RAM模块的地址范围。 7.3 微机存储器系统的组成 由存储器芯片组成存储器系统，需要考虑问题： 所需存储器的容量、种类、地址安排 所选用的存储器芯片的种类、容量 总线负载能力 时序配合问题 通常，存储器芯片的容量和位数不能满足系统的要求，在组成微机的存储系统器模块时，需要位数少、容量小的存储器芯片来组成存储器系统。 在用容量小、位数少的存储器芯片组成存储器系统时需要考虑同系统地址线、数据线和控制信号的连接。 数据线：主要解决位数少时的位扩展的问题。 地址线：主要解决单个芯片存储器单元数少的问题，即字扩展问题。需考虑所需容量和所采用芯片的容量。通过将高位地址线译码后同片选端相连进行芯片选择。 控制线：对于存储器的控制信号，主要有读信号、写信号、存储器输入输出选择等信号。用于存储器的读写控制。 演示 D3～D0 A9～A0 D7～D4 片选 2114 （1） A9～A0 I/O4～I/O1 CE 2114 （2） A9～A0 I/O4～I/O1 CE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 A9～A0 存储芯片 000H 001H 002H … 3FDH 3FEH 3FFH 全0 全1 0000000000 0000000001 0000000010 … 1111111101 1111111110 1111111111 范围（16进制) A9 ~ A0 片选端 A19～A10 D7～D0 A9～A0 1K×8 （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 A9～A0 D7～D0 CE 1K×8 （2） A1 A0 F0 F1 F2 F3 （a） A0 Y0 Y1 A19 A18 A1