實验二全加器的设计.docVIP

电子电气工程学院学生实验报告 电子信息科学与技术 专业 2012 级 班 1 组 姓名 学号 课程名称 VHDL与数字系统设计 指导教师 成绩 实验预习 实验序号 2 实验名称 全加器的设计 预习日期 2014.12.08 1、半加器 只考虑两个1位二进制数相加，而不考虑低位进位数相加。半加器的逻辑函数式为： C=AB 式中A和B是两个相加的二进制数，S是半加和，C是向高位的进位数。表1为半加器真值表。 表2-1 半加器真值表 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 异或门具有半加器求和的功能，与门具有进位功能。 2、全加器 全加器除了两个1位二进制数相加以外，还与低位向本位的进位数相加。 表2-2为全加器的真值表 Ai Bi CI-1 Ci S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 由真值表可得出逻辑函数式 式中，Ai和Bi是两个相加的1为二进制数，Ci-1是由相邻低位送来的进位数，SI是本位的全加和，CI是向相邻高位送出的进位数。 3、实验原理 一个8位全加器可以由8个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。 实验任务 任务1： 1、设计 完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。KEY1、KEY2、KEY3分别接ain、bin、cin；发光管LED2、LED1分别接sum和cout。 图2-1半加器电路图 图2-2全加器电路图 编译下载 引脚锁定后，再将其下载到实验箱的FPGA芯片里，然后分别按下KEY1、KEY2、KEY3，观察LED2、 LED1两灯的亮灭情况。 按k1键 按k2键 同时按k1、k2、k3键 任务2： 建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配。 图2-3 8位全加器图 任务3： 在任务一、任务二的基础上，根据下图，完成编译、引脚锁定，下载到实验箱的FPGA芯片里。 图2-4 8位计数器图 实验总结 通过本次实验，我进一步了解了半加器、全加器的逻辑功能。以及怎样设计简单的组合电路实现半加器、全加器的逻辑功能。在实现8位全加器的功能中，学到了怎样学以致用，举一反三，将简单的功能整合成较复杂的功能。还有细心很重要。在画全加器的原理图时，由于粗心有一条导线没有接通，导致在实验开发平台上一直没有实现加法器的效果。在老师的帮助与指导下才发现这一功能。实验让我们更加深刻理解了理论知识，并且熟练了软件操作能力。