数字逻辑复习二案例.ppt

设计过程 　　2．列出电路次态真值表　　 J K Q(n+1) 0 0 0 1 1 0 1 1 Q 0 1 Q 3．作出状态表和状态图 　　 现态y2 y1 次态y2(n+1)y1(n+1） X=0 X=1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 　　状态表 　　4．描述电路的逻辑功能。 　　由状态图可知，该电路是一个2 位二进制数可逆计数器。 　　当输入x=0 时，可逆计数器进行加1计数，其计数序列为  　　　　　　　　00　　　01　　 10　　 11 　　当输入x=1时，可逆计数器进行减1计数，其计数序列为 　　　　　　　　00　　　01　　 10　　 11 同步时序逻辑电路的设计 　　同步时序逻辑电路的设计是指根据特定的逻辑要求，设计出能实现其逻辑功能的时序逻辑电路。显然， 设计是分析的逆过程，即： 　　同步时序逻辑电路设计追求的目标是，使用尽可能少的触发器和逻辑门实现预定的逻辑要求！ 逻辑电路 逻辑功能 分析 设计 　　2．状态化简，求得最小化状态表； 设计的一般步骤如下： 　　1．形成原始状态图和原始状态表； 　　3．状态编码，得到二进制状态表； 　　4．选定触发器的类型，并求出