数l字电子技术第三版第三章课件.pptVIP

3. 常用 EPROM 2764 ： 27128 ： A0 ? A12 8k?8 (64k) 13 位地址输入： 8 位数据输出： O0 ? O7 输出使能端 1 输出呈高阻 0 使能 片选端 ROM 工作 （ 任意）ROM 不工作输出呈高阻 16k?8 (128k) 16k = 16?210 = 214 27256 ： 32k?8 (256k) 32k = 32?210 = 215 2764 VPP PGM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CS OE O0 O1 O2 O3 O4 O5 O6 O7 VCC VIH (PGM) CS OE 地 址 输 出 0 1 其他常用的 EPROM 4. ROM 容量的扩展 地 址 总 线 8位数据总线 16位数据总线 D(7~0) D(15~8) 8 位 → 16 位 地址线合并（共用） 输出使能端、片选端合并（共用） 数据输出端分为高 8 位和低 8 位 方法 (1) 字长的扩展（位扩展）： 27256 A0 A14 O7 O0 CS OE 27256 A0 A14 O7 O0 CS OE CS OE (2) 字线的扩展（地址码的扩展 — 字扩展） 两片 4 ? 4 ? 8 ? 4 ： 四片 32 k ? 8 ? 4 ? 32 k ? 8 ： 15 位地址输入 增加两位地址 经过 2 线- 4 线译码控制四个芯片的 ROM 4 4 位 A1 A0 D1 D0 D2 D3 ROM 4 4 位 A1 A0 D1 D2 D3 D0 1 增加一位地址 A2 （电路略） 3.7 组合电路中的竞争冒险 3.7.1 竞争冒险的概念及其产生原因 一、竞争冒险的概念 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号 — 过渡干扰脉冲的现象，叫做竞争冒险。 二、产生竞争冒险的原因 1. 原因分析 A B Y 0 1 1 0 A B Y 信号 A、B 不可能突变，需要经历一段极短的过渡时间。而门电路的传输时间也各不相同，故当A、B同时改变状态时可能在输出端产生虚假信号。 2. 电路举例 Y3 Y1 Y2 Y0 A 1 B 1 — 2 位二进制译码器 假设信号 A 的变化规律如 表中所示 A B 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 0 1 产生干扰脉冲的时间： 3.7.2 消除竞争冒险的方法 一、引入封锁脉冲 Y3 Y1 Y2 Y0 A 1 B 1 A B P1 存在的问题： 对封锁脉冲的宽度和产生时间有严格的要求。 P1 Y3 Y1 Y2 Y0 A 1 B 1 A B 二、引入选通脉冲 P2 P2 存在的问题： 对选通脉冲的宽度和产生时间也有严格的要求。 Y3 Y1 Y2 Y0 A 1 B 1 A B 存在的问题： 三、接入滤波电容 Cf Cf 输出波形的边沿变坏。 四、修改逻辑设计增加冗余项 3.7.2 消除竞争冒险的方法 A B C A G1 G2 G4 G3 Y G5 A BC 0 1 00 01 11 10 1 1 1 0 0 1 0 0 例如： 由于修改设计方案得当，收到了较好的效果。 1 1 1 例 F = ACD + BC + BD 将相切的部分均用多余的卡诺圈包含起来，则可消除险象，得到： F = ACD + BC + BD + ABD + ABC + CD 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 1 1 表74LS49的功能表 8421BCD码 禁止码 灭灯状态 共阴极 a b c d e f g R +5 V Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg — 高电平驱动 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 a e b c f g d 共阳极 a b c d e f g R + 5 V Ya A3 A2 A1 A0 +VCC +VCC 显示 译码