数字c电子技术基础 ppt 课件3.pptVIP

八选一数据选择器有三位地址码A2A1A0 可在八位数据D7 ~ D0选择某一位。（图略） 五、 数据选择器功能的扩展 例： 试用一片双四选一数据选择器74LS153 组成一个八选一数据选择器。 解：连接线路如图 1 A2 ≥1 Y 常用集成四选一数据选择器有74LS153，内含双四选一电路。 当A2=0时，(1)部分电路工作， 可在D0 ~ D3 种选择某个数据； （1） （2） A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 74LS153 D22 D20 D12 D10 D23 D21 S2 D13 D11 S1 Y2 Y1 A1 A0 可在D4 ~ D7中选择某个数据。 当A2=1时，(2)部分电路工作， 3-3-4 加法器 加法器是构成计算机中算术运算电路的基本单元。 一、1位加法器 1、1位半加器 真值表 输出逻辑表达式 逻辑图 S=AB+AB=A⊕B CO=AB 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 A B S CO ∑ A B S CO 逻辑符号 =1 A B S CO 只能将两个1位二进制数相加， 不能将低位的进位信号纳入计算的加法器称为1位半加器。 输 入 输 出 2、1位全加器 能将低位的进位信号纳入计算的加法器称为全加器 二、多位加法器 两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。 1、串行进位加法器 输入 输出 A B CI CO S CO ∑ CI A B S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1位全加器真值表 1位全加器输出表达式： 逻辑图（略） 逻辑符号： 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 4位串行进位加法器： 1 0 0 1 1 1 0 1 1 1 1 例如做14+7的运算： 2、超前进位加法器 串行进位运算速度慢，用超前进位法可提高运算速度。 不片接时,芯片74LS83的CI 端应接低电平. =（10101）2 = 16+4+1 =（21）10 常用4位超前进位加法器有74LS83等。 0 1 1 1 0 (1110)2+(0111)2 0 CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 CI CO 3-3-5 数值比较器 一、1位数值比较器 1、真值表 2、输出逻辑表达式 二、多位数值比较器 常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。 电路结构不同，扩展端的用法就可能不同，使用时应加以注意。 YAB=AB YAB=AB 3、逻辑图 YA=B=AB+AB 不进行片接时，其扩展端应满足： 1 0 0 1 0 0 1 0 0 1 0 0 =YAB + YAB =AB+AB Y(A=B) ≥1 A B Y (AB) Y (A=B) Y (AB) 0 0 0 1 1 0 1 1 1 1 Y (AB) Y (AB) 74LS85 Y (AB) Y (A=B) Y (AB) I (AB) I (A=B) I (AB) B3B2B1B0 A3A2A1A0 I (AB) I (A=B) I (AB) =011 A B 3-3-6 常用组合逻辑电路的应用 一、译码器的应用 1、用译码器作数据分配器 例如用2线—4线译码器作数据分配器： A1A0端：地址码输入端 S 端： 数据D的输入端 Y3~ Y0： 数据输出端 把数据D=1010依次加在 S 端， 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 1 1 0 1 1 A1 A0 地址码 输出 Y2=D Y0=D Y 1 0 1 0 例如：令地址码A1A0=10 结果只有 Y2=1010 功能表 D Y3 Y2 Y1 Y0 A0 A1 S Y1=D Y3=D 2、用译码器产生任意逻辑函数 n线—2n线的译码器，可产生不多于n个变量的任意逻辑函数。 1）方法步骤 2）注意 控制端的条件要满足。 函数变量的权位应与所用译码器输入代码的权位相对应； 所用译码器输出1有效时，输出端应附