数字j电路及系统设计ch4.pptVIP

例:采用四位全加器74283实现一位8421BCD码加 法电路 解: ① 若和小于等于9结果正确 ②若和大于9则结果错误，若要得 到正确结果，则需加6(011)修正 ③若和产生进位，则结果错误，也需加6修正。 一位BCD码加法器调整表 十进制数 二进制 加法器 BCD 加法器 BCD S(10) Cout(2) S(2) Cout(bcd) S(bcd) 调整 0 0 0000 0 0000 +0000 1 0 0001 0 0001 +0000 2 0 0010 0 0010 +0000 3 0 0011 0 0011 +0000 4 0 0100 0 0100 +0000 5 0 0101 0 0101 +0000 6 0 0110 0 0110 +0000 7 0 0111 0 0111 +0000 8 0 1000 0 1000 +0000 9 0 1001 0 1001 +0000 10 0 1010 1 0000 +0110 11 0 1011 1 0001 +0110 12 0 1100 1 0010 +0110 13 0 1101 1 0011 +0110 14 0 1110 1 0100 +0110 15 0 1111 1 0101 +0110 16 1 0000 1 0110 +0110 17 1 0001 1 0111 +0110 18 1 0010 1 1000 +0110 C(S＞9)的卡诺图 4.4 组合逻辑中的竞争冒险 电路输出信号与输入信号不符合应有的逻辑关系。 1.竞争冒险的概念及其产生的原因 竞争——由于信号通过逻辑门有传输时间延迟，同时输入电路的信号通过不同途径到达同一个门的时间有先后。 冒险——由于竞争原因造成逻辑门错误输出干扰脉冲的现象。 在A信号的上升沿(0-1)产生正脉冲冒险   在A信号的下降沿(1-0)产生负脉冲冒险 (1)增加封锁脉冲 2.消除竞争冒险的方法 输入信号改变时，封锁信号有效，逻辑门输出不能改变; 输入信号稳定后，封锁信号无效，允许逻辑门输出改变。 封锁与门的脉冲为0，封锁或门的脉冲为1。 (2)增加选通脉冲 输入信号改变时，选通信号无效，封锁逻辑门; 输入信号稳定后，选通信号有效，允许逻辑门输出改变。 选通与门的脉冲为1，选通或门的脉冲为0。 需要考虑封锁信号、选通信号与输入信号的时序关系。 (3)接滤波电容 利用电容的充放电作用消除冒险产生的窄脉冲 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器。致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。 在对波形要求较严格时，应再加整形电路。 L t F t 使用 此方法时要适当选择时间常数(τ=RC)，要求τ足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。 3、修改逻辑设计若卡诺图中乘积项相邻 (圈相切) ,当相邻项取值不同的信号变化时将存在竞争冒险。(取值相同的信号满足逻辑值)可改变电路,增加冗余项（包含相切圈的相邻最小项）代表的逻辑门，屏蔽互补信号的影响 。 当A=“1”且C=“1”时， 产生“0”型险象 增加冗余项AC，使： 当A=“1”且C=“1”时， 封锁或门,消除冒险。 4.2 4.12 4.3 4.13(1) 4.6(1) (2) 4.16 4.8 4.17 4.9 4.18(2) 4.10(1) (3) 4.19 4.11 应用: 1.作为函数发生器 例:用3/8译码器构成F1=A⊕B⊕C F2=∑m(1,2,3,5,6,7) “0”有效,用与非门 “1”有效,用或门 F2=∑m(1,2,3,5,6,7)=M0?M4= * 数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路。 数据分配器示意图 2.作为数据分配器 X2 X1 X0 地 址 输 入 D 数据 脉冲 输入 D=1 X2X1X0=110, D=0 X2X1X0=110, 信号从E1进