数字u逻辑课件.pptVIP

* 　　GRP位于两个巨块之间。除了经过各个I/O单元的输入 信号由16位输入总线送至GRP之外，各GLB的输出在送往输 出布线区的同时也送往GRP。GRP实现上述信号和各个GLB输入之间的灵活互连,将所有片内逻辑联系在一起，供设计者使用，设计者可以根据需要方便地实现各种复杂的逻辑功能。 3．主要模块功能 (1) 全局布线区GRP 第八章 可编程逻辑器件 (2) 通用逻辑块GLB 　　通用逻辑块GLB是ispLSI器件最基本的逻辑单元，由与阵列、乘积项共享阵列、输出逻辑宏单元和控制逻辑电路组成。 　　与阵列：共有18个输入，18个输入经过输入缓冲器后形成18个输入信号的原信号和非信号，送至20个与门的输入端，通过编程可形成20个与项(又称乘积项PT)。 　　乘积项共享阵列:乘积项共享阵列将20个与项PT0～PT19 分组送到4个或门的输入端,对4个或门的输出进行可编程“线 或”后，再送到输出逻辑宏单元中的可重构触发器。 　　输出宏单元:输出逻辑宏单元中有4个可重构触发器，由 4个数据选择器MUX分别选择GLB的4个输出O3～O0为组合输出 或者寄存器输出。组合电路可有“与或”和“异或”两种方 式，触发器可组态为D、T 、JK等形式。 第八章 可编程逻辑器件 (3)输出布线区ORP 　　输出布线区ORP是介于GLB和输入输出单元IOC之间的可编程互连阵列。 　　阵列的输入是8个GLB的32个输出端，阵列有16个输出端， 分别与该侧的16个IOC相连。通过对ORP编程,可以将任何一个 GLB的输出灵活地送到16个IOC中的任何一个(每个GLB有4个输 出，每个输出通往4个IOC中的一个)。 　　特点：GLB与IOC之间没有一一对应的关系，可将对GLB的编程和对外部引脚的连接分开进行,从而可以在不改变外部引 脚排列的情况下，修改芯片内部的逻辑设计。 　　为了减少传输延迟，提高工作速度，每个GLB的4个输出中有两个输出可以跨过ORP直接通向固定的IOC，这种方式称为旁路连接。 第八章 可编程逻辑器件 (4)输入输出单元IOC 　　输入输出单元IOC用于将输入信号、输出信号或输入输 出双向信号与具体的I/O管脚相连接形成输入、输出、三态 输出的双向I/O口,具体由控制输出三态缓冲器使能端的MUX 来选择。 IOC工作于输入状态：包括有输入缓冲、锁存输入及寄 　　　　　　　　　　　 存器输入； IOC工作于输出状态：包括有输出缓冲、反向输出缓冲 　　　　　　　　　　　 及三态输出缓冲； IOC工作于双向状态：有双向I/O及带有寄存器的双向　　　　　　　　　　　 I/O。 各种I/O组态与GLB组态相组合，可构成几十种电路方式。 第八章 可编程逻辑器件 (5) 巨块的输出使能控制电路 　　巨块内8个GLB中的与项PT19都能用作输出使能控制。8个 PT19接到一个8选1输出使能数据选择器OEMUX的数据输入端， 通过对三个选择输入的“熔丝”值编程，可选择其中一个PT19 作为巨块内16个IOC的公共输出使能控制信号。　　 (6) 时钟分配网络 　　GLB　B0的4个输出O0～O3能分别作为用户定义的内部时钟CLK1，CLK2 ,IOCLK0及IOCLK1时钟,另有CLK0是外部时钟。 第八章 可编程逻辑器件 8.5.3　ISP器件的开发软件与设计流程 一、 ISP器件的开发软件 　　目前，常用的ISP器件开发软件有PDS软件，Synario软件，ISP Synario System软件等。 第八章 可编程逻辑器件 二、 设计流程 　　利用ISP器件开发软件进行设计一般步骤为： 　　　　　逻辑设计规划 　　　　　　　↓ 　　　　　　设计输入 　　　　　　　↓ 　　　　　　设计检验 　　　　　　　↓ 　　　　　　布局布线 　　　　　　　↓ 　　　　　逻辑功能仿真 　　　　　　　↓ 　　　　　熔丝图生成 　　　　　　　↓ 　　　　　　下载编程　　 第八章 可编程逻辑器件 1．逻辑设计规划 　　目的：选择合适的ispLSI器件实现预定功能。 　　进行设计规划时，首先定义I/O端口，以便考虑器件的I/O单元是否够用。然后进行任务划分，即将要求完成的设计任务分配到各个通用逻辑块GLB中。最后统计出所需要的GLB数目和I/O单元数目，作为器件型号选择的依据。确定了I/O单元数和GLB数之后，便可选择合适的ispLSI器件。 第八章 可编程逻辑器件 2．设计输入 　　所谓设计输入就是将设计者所设计的电路,按照开发软件 要求的某种形式表达出来，并输入计算机中。　　 3．设计检验 　　① 语法检验 　　② 设计规划检验　 　③ 逻辑最小化 　　④逻辑适配　 　⑤全局