EDA第6章有限状态机的设计(阅读).pptVIP

第6章 有限状态机设计 第6章 有限状态机设计 6.1 概述 6.1.1 关于状态机 有限状态机（Finite State Machine FSM)是由状态寄存器和组合逻辑电路构成的，能够根据控制信号按照预先设定的状态进行状态转移，属于一种同步时序逻辑电路。 6.1.2 状态机的特点 6.1.3 状态机的基本结构和功能 6.2 一般有限状态机的设计 6.2.1 一般有限状态机的组成 一般的状态机通常包含说明部分、时序进程、组合进程、辅助进程等几个部分。 6.2.2 设计实例 6.3 Moore型状态机的设计 6.3 Moore型状态机的设计 6.3.1 多进程Moore型有限状态机 6.3.2 用时钟同步输出的Moore型有限状态机 6.4 Mealy型限状态机的设计　 6.4 　Mealy型限状态机的设计　 6.5　状态编码 6.5.1 状态位直接输出型编码 6.5.2 顺序编码 6.5.3 一位热码编码（one-hot encoding) 6.6 状态机剩余状态处理 　　 利用n个触发器来实现n个状态,状态机中的每个状态都由其中一个触发器的状态表示． 一位热码编码的缺点：使用的触发器较多。 优点：简化了状态译码逻辑，提高状态转换速度。 表6-3 编码方式 状态机编码方式设置 一位热码编码方式选择