6 时序逻辑电路的分析和.ppt

3、由表得卡诺图进而得到驱动方程 由激励方程组可画出逻辑图 由激励方程组可画出该计数器的逻辑图如下： 6.5.7 试分析图题6.5.7电路是几进制计数器，画出各触发器输出端的波形图。 图题6.5.7 解： [逻辑推理] 由于各JK触发器时钟相同，故为同步时序逻辑电路，其分析过程为： (1)根据电路图写出逻辑表达式，驱动方程和输出方程 (2)写出状态方程 (3)根据状态方程、输出方程，得状态表，并分析其功能  计数脉冲的顺序 Q2nQ1nQ0n 计数脉冲的顺序 Q2nQ1nQ0n 0 1 2 0 0 0 0 1 1 1 1 1 3 4 5 1 1 0 1 0 1 0 0 0 由状态方程得状态表如下： 由表解6.5.7可知，以上电路为5进制计数器，JK触发器为下降沿触发，可得其输出波形如下： 6.5.12 试分析图题6.5.12所示电路，画出它的状态图，说明它是几进制计数器。(74HCT163是具有同步清零功能的4位同步二进制加计数器，其他功能与74HCT161相同) 图题6.5.12 解： 74HCT163为同步清零工作方式，即CR=0时，需下一个时钟脉冲触发沿到来时才清零。 同步清零时， 进制＝ 反馈态数＋1： N=MP+1 =(1010)B+1 =10+1=11