四人抢答器(上传).docVIP

四人抢答器 设计目的 设计一个四人抢答器。 相关原理 系统设计一个4人参加智力竞赛抢答器，当有一选手首先按下抢答器开关时，相应显示该选手所在的抢答器开关的编号，此时抢答器不再接受其他的输入信号。电路还具有时间控制功能，要求回答问题时间小于100s,显示为（0~99），时间显示采用倒计时，发出提示信号。系统组成模块如下：四输入与门模块和catch模块的功能为捕捉选手输入的开关信号；lock模块为锁存模块，锁存产生开关信号和输入开关的状态；ch41a模块的功能是将抢答器的结果装换成二进制数，易于读数；计数count模块的功能是对100s进行计数。四人抢答器总体方框图如下图所示。 程序及仿真结果 （1）Catch模块（catch.vhd）源程序，RTL电路，仿真结果如下： 源程序： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VCompo