(7,3)性分组码编码器的设计开题报告2.docVIP

贵州民族大学 本科毕业论文（设计）题目：（7,3）线性分组码编码器的设计学 院信息工程学院专 业电子息科学与技术班 级09电子班姓 名周彩霞学 号0055指导老师杨国权填表日期2012.12.20说 明 毕业设计的开题报告是保证毕业设计质量的一个重要环节，为规范毕业设计的开题报告，特印发此表。 学生应在开题报告前，通过调研和资料搜集，主动与指导教师讨论，在指导教师的指导下，完成开题报告。 此表一式二份，交学院装入毕业设计（论文）档案袋。 开题报告需经指导教师、院（系）领导审查合格后，方可正式进入下一步毕业设计（论文）阶段。 理工类不得少于10篇，其他专业类不少于15篇相关文章的阅读量。 开题报告撰写不少于1000字。贵州民族大学毕业论文（设计）任务书 学院：信息工程学院 专业：电子信息科学与技术 年级：2009级 姓 名 周彩霞 学 号 0055 指导教师 杨国权 毕业论文（设计）题目：（7,3）线性分组码编码器的设计 毕业论文（设计）工作内容： 1、深入阐述纠错码的原理与方法。 2、深入阐述线性分组码的原理与方法。 3、根据线性分组码的原理和实现编码的框图，设计（7,3）线性分组码的编码电路。并实现验证设计的正确性。指导教师：（签名）年 月 日 教研室主任：（签名）年 月 日 学院院长：（签名）年 月 日 研究的现状： 随着数字通信技术的发展，各种业务对系统误码率的要求，对电子产品的运行速度的要求也不断提高。为了克服这些缺陷提高信息传输的准确性在通信中越来越多的人开始研究采用专门的检、纠错误的方法即差错控制。在数字通信系统中采用差错控制信道编码技术，以此来减少传输过程的误码，提高数字通信系统的传输质量。它的基本原理是：发送端的信道编码器在信息码元序列中按照一定的关系加入一些冗余码元(称为监督码元)，使得原来相关性很小的信息码元产生某种相关性，从而在接收端利用这种相关性来检查并纠正信息码元在传输中引起的差错。冗余度的引入提高了传输的可靠性，但降低了传输效率。因此设计数字通信系统时,应首先合理选择 三、研究重点： 1、纠错码和线性分组码的原理和方法的研究和分析。线性分组编码，是将每k个信息位分为一组独立处理，按一定规则给每个信息组增加(n-k)个监督码元，组成长度为n的二进制码字，记为是(n，k)分组码。信息位和监督位采用的关系式由一组线性方程所决定，称之为线性分组码。C=U.G(1) 式中：C为编码输出,U为输入信息位,G为线性分组码的生成矩阵。当G确定后，编码的方法就完全确定了,因此，在设计分组码编码器时，重点是需要确定生成矩阵G。 2、quartus ii软件的研究和使用。及基于quartus ii软件平台上的VHDL语言的使用。 3、编码器电路的设计、调试、和实现。 四、研究难点：1、如何实现存储器的取数。2、如何实现输入信息位和生成矩阵相乘的乘法电路。 五、研究方法、手段： 理论与实践相结合，先学习理论原理再利用理论知识构建设计框架设计出基本电路图，最后再在quartus ii上不断调试、仿真和修改电路，最后实现电路。 其中理论学习分为以下几步： 通过书籍和互联网查询相关资料，进行理论知识的学习和研究。 结合自己所学知识加强与指导老师沟通，解决自己解决不了的问题。 3 .设计电路图，编写代码。 实践分为以下几步： 根据电路图和用VHDL语言编写代码，在quartus ii仿真看电路是否正确和是否符合要求。 如果不对再修改，直至正确为止。 与指导老师讨论调试中出现的问题并进一步改善电路。 测试所设计的硬件电路，看是否符合要求。六、研究进度： 2012年.12月:开题报告：12月初，查阅资料，形成基本的设计框架12月20号左右，上交开题报告电子文档给指导老师审评12月底，交开题报告定稿，并开始着手准备论文 2013年.1月-2013年.2月:总体论文文本编写和程序仿真1月份，主要是学习理论知识和基本原理2月1号到7号，设计电路图2月20号之前，完成电路的设计和代码的编写3月15号之前，完成电路的调试和仿真2013年.3月-2013年.4月:交电子文档和毕业论文框架初稿。3月20号左右，交毕业论文框架和初稿电子档给指导老师审批3月底，在指导老师的指导下完成论文的修改工作4月中旬之前，完成毕业论文定稿 2013年.5月-2013年.6月:准备论文答辩 2013年.6月: 论文答辩 七、文献综述内容（包括：国内外研究理论、研究方法、进展情况、存在问题、参考依据等）这次毕业设计中主要要用到《数字电路》、《模拟电路》、《信息论与编码技术》《EDA技术与VHDL》这几本书。 在查阅文献时主要分为原理部分、电路设计部分、及电路调试部分