微机应用新技术第二部分EDA.pptVIP

第二部分 EDA技术与可编程逻辑器件-----(CPLD/FPGA,VHDL) 需要掌握 开发环境Quartus || 的使用。 在FPGA/CPLD上构建时序逻辑。 在FPGA/CPLD上建立Nios系统。 完成下列作业： 1、通过实验“串口逻辑”，增加功能。 2、通过实验“Nios ||”，增加功能。 EDA技术以计算机为工具，代替人完成对数字系统的逻辑综合、布局步线和设计仿真工作。设计人员只需要完成对系统功能的描述，在EDA软件平台上，用图形输入、硬件描述语言HDL为系统逻辑描述手段，所形成的设计文件自动完成逻辑编译、逻辑化简、逻辑综合及优化、逻辑仿真，支持对特定目标芯片的适配编译、逻辑映射和编程下载等工作。微电子和计算机领域的原理创新、技术创新、应用创新层出不穷，极大地推动了科学技术的发展，深刻地改变着人们对自然界的认识和人们的生活。在该领域中，嵌入式系统，SOC、SOPC、IP核等新概念、新技术异军突起，其应用范围迅速深入到制造业，通信控制、仪器仪表、生物、汽车、船舶、航空航天以及消费类等方面。 利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。 设计输入可以使用硬件描述语言 (HDL)，采用“自顶向下”的设计方法 ，为设计者提供了一个高效、便捷的设计环境 ，同时也为充分发挥设计人员的创造性提供了条件。 VHDL的基本组成 一、参数部分——程序包 二、接口部分—设计实体 设计实体说明 三、描述部分—结构体 结构体的子结构描述 块（BLOCK) 进程（PROCESS) 格式：[进程名]： PROCESS（信号1，信号2。。。）[进程说明]BEGIN [顺序语句]END PROCESS; 子程序 格式：FUNCTION [函数名]（参数1，参数2。。。）RETURN 数据类型 IS[定义语句]BEGIN [顺序语句] RETURN [返回变量值]END 函数名； 调用如：peak=max(data,peak)变量=函数名(参数1，参数2。。。） 结构体的子结构描述 过程： 格式：PROCEDURE [过程名]（参数1，参数2。。。）[定义语句]BEGIN [顺序语句]END 过程名； 格式：TYPE 类型名 IS 类型范围 ;在所有的并行语句中，两个以上的并行赋值语句在字面上的顺序并不表明它们的执行顺序。 正常操作元件动作顺序 开关打到“正常”位置 卸货（展开）： 按“卸货”按钮，自动执行下列操作 1）、下平台移出，DT1\DT2通电，（相应指示灯亮并报警）→行程终点感应开关（J2）闭合，DT10通电减速→延时→碰挡铁移出停止(DT1\DT2\DT10断电，相应指示灯灭，报警结束) 2）、下平台支腿放下，DT1\DT3通电，→下平台支腿放下到位终点感应开关J5指示灯亮，支腿放下停止，DT1\DT3断电； ? 3）、上平台移出，DT1\DT4通电，（相应指示灯亮并报警）→行程终点感应开关（J4）闭合，DT11通电减速→延时→碰挡铁移出停止(DT1\DT4\DT11断电，相应指示灯灭，报警结束) 4）、上平台支腿放下，DT1\DT5通电，→上平台支腿放下到位终点感应开关（J7）指示灯亮，支腿放下停止，DT1\DT5断电； 装货（收拢）： 按“装货”按钮，自动执行下列操作： 1）、上平台支腿收回，DT1\DT9通电，→上平台支腿放下到位终点感应开关（J8）指示灯亮，支腿放下停止，DT1\DT9断电； 2）、上平台移入，DT1\DT8通电，（相应指示灯亮并报警）→行程终点感应开关（J3）闭合，DT11通电减速→延时→碰挡铁移出停止(DT1\DT8\DT11断电，相应指示灯灭，报警结束) 3）、下平台支腿收回，DT1\DT7通电，→下平台支腿放下到位终点感应开关J6指示灯亮，支腿放下停止，DT1\DT7断电； 4）、下平台移入，DT1\DT6通电，（相应指示灯亮并报警）→行程终点感应开关（J1）闭合，DT10通电减速→延时→碰挡铁移出停止(DT1\DT6\DT10断电，相应指示灯灭，报警结束) QuartusⅡ开发软件结构 QuartusⅡ开发软件结构 QuartusⅡ开发软件结构 QuartusⅡ开发软件特性 QuartusⅡ开发软件特性 使设计人员能够在几分钟内将概念转化成为真正可运作的系统（硬件系统：HDL描述文档和软件开发包工具：C/C++语言编写的接口驱动、库函数和实用程序）。（3）在设计周期的早期对I/O引脚进行分配和确认。（4）存储器编译器用户使用QuartusⅡ软件中提供的存储器编译器功能对Altera FPGA中的嵌入式存储器进行轻松管理，QuartusⅡ软件的4.0版本增加了针对FIFO和RAM读操作的基于现有设置的波形动态生成功能。 Q