第三章数字逻辑课题.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 图3.44　米里型同步时序电路 图3.47? 摩尔型同步时序电路 3.7 同步时序逻辑设计 3.7.1 同步时序逻辑设计方法和步骤 3.7.2 建立原始状态表的方法 3.7.3 状态编码 图3.52 序列检测器框图(a)及逻辑图(b) 图3.55? 时序机的状态图和状态表 图3.57“一对一”表示的MDS状态图及其状态表 图3.58 一对一法实现的四状态时序机逻辑图 图3.59 “计数器法”表示的MDS状态图及其状态表 3.3 寄存器和移位寄存器 3.3.1 寄存器 3.3.2 移位寄存器 图 3.22 由D触发器构成的寄存器 图 3.23 寄存器的七种结构类型 图 3.24 右移寄存器逻辑图 图 3.25 八位通用移位寄存器逻辑图 3.4 计数器 3.4.1 同步计数器 3.4.2 异步计数器 3.4.3 中规模集成计数器及应用 图 3.26 计数方式同步二进制计数器 图 3.27 模8计数器状态转移图图3.28　扭环计数器逻辑图　 图 3.30　异步二进制计数器 图 3.31 　异步十进制计数器 图3.32 74LS163同步二进制计数器 图3.33 同步预置设计M=6计数器 图3.35 三片十六进制计数器构成的任意分频计数器 3.5 定时脉冲产生器 3.5.1 时钟脉冲源电路 3.5.2 节拍脉冲产生器 3.5.3 数字钟 图3.36 芯片555作为时钟源的电路结构 图3.37 石英晶体构成的时钟源电路结构 图3.39 节拍脉冲产生器逻辑图 图3.38 节拍脉冲产生器框图 图3.41? 数字钟逻辑结构图 3.6 同步时序逻辑分析 3.6.1 同步时序逻辑电路的描述工具 3.6.2 同步时序逻辑电路分析的一般方法 3.1 锁存器 3.2 触发器 3.3 寄存器和移位寄存器 3.4 计数器 3.5 定时脉冲产生器 3.6 同步时序逻辑分析 3.7 同步时序逻辑设计? 第3章 时序逻辑 返回目录 3.1 锁存器 3.1.1 锁存器的基本特性 3.1.2 基本SR锁存器 3.1.3 门控SR锁存器 3.1.4 门控D锁存器 图3.1 锁存器逻辑符号 图3.2 基本SR锁存器逻辑框图 图3.3基本SR锁存器状态转换图 图3.4 例1波形图 图3.5 门控SR锁存器逻辑图与状态转移图 图3.6 例2波形图 图3.7 门控D锁存器 图3.8 D锁存器波形图 3.2 触发器 3.2.1 SR触发器 3.2.2 D触发器 3.2.3 JK触发器 3.2.4 触发器的应用和时间参数 图3.9 三种形式的触发器逻辑符号 图3.11 正沿SR触发器工作原理 图 3.12 例4波形图 图 3.13 D触发器逻辑图与状态图 图 3.14 例5波形图 图 3.15 正沿JK触发器 图 3.16 正沿JK触发器工作原理 图 3.17 JK触发器状态转换图 图 3.18 触发器强置输入端 图 3.19负沿JK触发器的输入波形图 图 3.20 输入、输出信号的时间关系 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *